Cadence发布第三代 DRC解决方案Pegasus验证系统

在硅谷2017夏季拜访Cadence公司期间，该公司上半年发布的大规模并行物理签核解决方案Pegasus验证系统，被再次向电子工程专辑分析师演示讲解。Cadence的DSG营销产品管理总监Christen Decoin认为Pegasus是一款新一代的芯片物理验证工具，可以大幅缩短高性能SoC或CPU的验证时间。

图：Cadence发布第三代DRC产品Pegasus。

Christen Decoin表示，Pegasus验证系统，是基于云计算（cloud-ready）大规模并行物理签核的解决方案，将帮助工程师缩短先进节点IC的上市时间。

Pegasus验证系统解决方案是全流程Cadence数字设计与签核套件的新成员，可扩展至数百CPU，设计规则检查（DRC, Design Rule Check ）性能最高可提升10倍，周转时间较上一代Cadence解决方案由数日降至数小时。

图：Pegasus同时可以并行支持多达640 CPU的验证

Christen Decoin说，与Virtuoso定制化平台和Innovus实施系统无缝兼容，因为该解决方案可以使用现有的晶圆厂认证的PVS卡座，所以验证平台转换的成本也很低。

以下附上早前Cadence发布的Pegasus新闻稿对于产品的优势方面的介绍，供读者们参考：

早期客户已将Pegasus验证系统用于存储、高性能运算、云、服务器和移动应用等领域的大型设计。Pegasus解决方案具备多项优势：

• 大规模并行架构：Pegasus解决方案采用大规模并行架构，拥有前所未有的速度和性能，轻松扩展至数百CPU，助力设计师加快流片速度。

• 缩短全芯片物理验证时间：Pegasus解决方案具备千兆级处理能力，可以近线性扩展至最多960个CPU，助客户大幅缩短DRC签核时间。

• 过渡成本低：Pegasus解决方案基于现行代工厂认证工作规则，客户无需耗费大量学习时间既可实现100% 精确验证。

• 灵活的云计算平台：Pegasus解决方案提供原生云支持，搭建灵活、弹性的运算环境，助客户应对激烈竞争，缩短产品上市时间。

• 高效利用CPU资源：无论何种设备配置和物理位置，Pegasus解决方案的异步处理数据流皆可助客户优化CPU占用，提供最大灵活性以运行丰富的硬件，并实现高速DRC签核。

• 原生兼容Cadence数字与定制设计流程：Pegasus验证系统与Virtuoso定制设计平台无缝整合，支持实时DRC签核检查；采用“正确构建”（correct-by-construction）工作流，设计师得以大幅提高布线效率。通过集成Innovus设计实现系统，设计师可以在流程的不同阶段运行Pegasus验证系统并执行各项检查，主要包括：签核DRC和多重曝光分解；执行色彩平衡校验以提升良率；填充时序感知金属以减少时序收敛迭代；工程设计更改（ECO）期间的增量DRC和金属填充以缩短周转时间；以及全芯片DRC。

德州仪器（Texas Instruments）是Cadence Pegasus验证系统的早期客户之一，已经成功将该全新解决方案扩展至540个CPU，大幅缩短全芯片DRC的运行时间。德州仪器此前的DRC解决方案扩展能力有限，难以应对日益紧张的流片进度。较德州仪器此前使用的解决方案，Pegasus验证系统支持原生云处理，可以预测周转时间，实现数量级运行加速，大幅提升设计团队的整体生产力。

无独有偶，Microsemi Corporation高级工程服务部门的高级经理Scott Barrick也表示：“在最先进的技术节点领域，DRC签核的周转时间对流片进度影响极大。Pegasus验证系统的近线性扩展能力帮助我们在极短时间内将全芯片DRC扩展至上百个CPU，且运行速度较上一代Cadence解决方案最高提升10倍。作为下一代解决方案，Pegasus提供原生云支持并具备千兆级处理能力，灵活度大幅提高，可以在流片时的GPU占用高峰期增加数百个CPU，实现理想的运行时间，此前需要40小时以上才能完成的工作现在只需不到3小时。只要流片需要，我们可以轻松运行多次DRC签核迭代。”

“先进节点DRC日益复杂，现行解决方案无法实现工程师期待的周转进度，”Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示。“Pegasus验证系统的创新架构和原生云计算提供灵活、弹性的运算环境，助客户在数小时内完成先进节点设计的全芯片签核DRC，并缩短上市时间。”

全新Pegasus验证系统是Cadence数字设计与签核套件的进一步拓展。该套件包括从综合到设计实现，再到签核的完整设计流程，旨在帮助客户在种类繁多的应用和垂直领域中快速实现功耗、性能和面积（PPA）目标。全新Pegasus验证系统支持Cadence系统设计实现（SDE）战略，助力系统与半导体公司高效生产具备高区分度的完整终端产品。

本文为《电子工程专辑》原创，版权所有，转载请注明出处并附链接