神经网络DSP市场凑齐一桌麻将，Cadence Tensilica一落座就准备听牌

Cadence公司日前针对车载、监控安防、无人机和移动/可穿戴设备应用，正式公布业界首款独立完整的神经网络处理器—Vision C5 DSP。在16纳米制程条件下，C5 DSP所占用的芯片面积不到1mm2，却可以实现1TMAC/秒的计算能力(吞吐量较Vision P6 DSP提高4倍)，而且功耗远比CPU、GPU等处理器更低，适合各种嵌入式运算设备使用。

Cadence公司Tensilica事业部市场高级总监Steve Roddy表示，神经网络技术当前正以“令人难以置信”的速度飞快演进。不仅每隔几个月就会诞生新的神经网络算法，而且在2012-2015年这短短的3年时间内，神经网络算法的复杂度也增加了16倍，远远超过摩尔定律的发展速度。如果再考虑到不同应用市场对神经网络性能的差异化需求，我们“其实很难想象会有厂商愿意用2017年的参考设计硬件平台，去为2019-2020年以后出货的产品做规划。而且从市场上现有的解决方案来看，也都很难能够在低功耗和灵活性之间取得平衡。”

目前，神经网络算法开发者普遍采用通用型CPU/GPU芯片来执行新的算法。在Steve Roddy看来，尽管CPU/GPU能够提供很好的编程环境与应用设计灵活性，获得成本也远比自己开发一款ASIC芯片低廉，但这种作法更适合在数据中心和云端，对于功耗、体积和成本均受到严格限制的嵌入式设备而言其实并不合适。

“例如视频监控对实时性要求极高，如果所有数据都需要传输到数据中心才能进行处理，代价是极大的。这其中牵扯的不仅是带宽问题，安全性也不一定能得到保障。”他还列举了Google和Amazon的语音识别算法区别，“Google Voice把所有语音都放在云端进行处理，但Amazon Echo就只放置了一部分。从美国市场的反馈来看，Google Voice也确实卖不过Amazon Echo。”

下图对比了通用型CPU、GPU、神经网络硬件加速器与Vision C5 DSP在开发易用性、功耗效率、可编程性以及运算性能等四方面的优劣。Steve Roddy坚持认为，利用硬件加速器来执行神经网络算法绝对是走上了一条不归路。 因为ASIC芯片从设计到量产，再到最终应用在终端产品上通常需要几年的时间，在神经网络发展如此迅猛的情况下，除非芯片设计者能够“未卜先知”的精准预测出几年后神经网络的发展走向，否则这些产品还没上市就已经过时了。

除了产品开发时间的问题，利用硬件加速器与通用处理器共同执行神经网络算法，牵扯到的另一个问题是数据传输。由于神经网络会牵涉到大量数据传输，仅在通用处理器和硬件加速器 间进行数据传输就会占用相当多的处理器资源，并由此带来可观的高功耗。

以基于摄像头的视觉系统为例，目前此类系统在汽车、无人机和安防领域最为常见。这种架构需要两种最基础的视觉优化计算模式：首先，利用传统视觉算法对摄像头捕捉到的照片或图像进行增强；其次，使用基于神经网络的认知算法对物体进行检测和识别。现有的神经网络加速器解决方案皆依赖与图像DSP连接的硬件加速器，神经网络代码被分为两部分，一部分网络层运行在DSP上，卷积层则运行在硬件加速器上，直接导致架构效率低下，且耗能较高。

“这就是Cadence为什么决定推出专为神经网络算法而设计的C5 DSP处理器的根本原因。”Steve Roddy说，一款真正意义上针对嵌入式系统量身定制的高性能、通用型神经网络解决方案，不仅应该具备极低的功耗，还应拥有高度的可编程能力，以适应未来变化，降低风险。

Vision C5 DSP是专门针对神经网络进行了特定优化的DSP，可以实现全神经网络层的计算加速(卷积层、全连接层、池化层和归一化层)，而不仅仅是卷积层的加速。因此，主视觉/图像DSP能力得以释放，独立运行图像增强应用，Vision C5 DSP则负责执行神经网络任务。通过移除神经网络DSP和主视觉/图像DSP之间的冗余数据传输，Vision C5 DSP的功耗远低于现有的神经网络加速器。同时，Vision C5 DSP还提供针对神经网络的单核编程模型。

Cadence方面提供的数据显示，C5 DSP采用128路8-bit SIMD或64路16-bit SIMD的VLIW SIMD架构，包含1024 8-bit MAC或512 16-bit MAC以确保8-bit和16-bit精度。如果基于AlexNet CNN Benchmark，Vision C5 DSP的计算速度较业界的GPU最快提高6倍；基于Inception V3 CNN benchmark，则有9倍的性能提升。

此外，Vision C5 DSP搭载了Cadence神经网络Mapping工具链，可将Caffe和TensorFlow等映射为在Vision C5 DSP上高度优化过的可执行代码上，并同时采用了多项系数压缩/解压技术，支持未来添加的新计算层、各类内核尺寸、深度和输入规格，在扩展能力方面超越了程序重编能力有限的CNN硬件加速器。

其实在Cadence推出C5 DSP之前，Synopsys、CEVA、VeriSilicon等厂商也都推出过神经网络DSP IP产品，为何Cadence却说自己是业界首款？Steve Roddy解释说，Vision C5 DSP是专门针对神经网络处理的，而不是像竞争对手的方案一样，需要由控制、图像处理和神经网络硬件加速器三部分共同组成。C5 DSP成功的将后两部分“合二为一”，提高了图像处理效率的同时也简化了架构。“从这个意义上来讲，我们确实是业界第一家。”

Roddy透露，目前已有客户正在利用C5 DSP核心开发下一代支持神经网络算法的SoC芯片。第一颗内建VISION C5 DSP 内核的SoC产品会在2018年量产出货。

本文为《电子工程专辑》原创，版权所有，转载请注明出处并附链接

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。