你们晶圆代工厂统一下“纳米工艺”标准好不咯？

这段时间以来，晶圆代工业者纷纷将他们自己的最新工艺节点以自己想要的市场定位来命名，并非依据任何透明化的性能基准，而现在该是时候阻止这种“欺骗”行为。

英特尔(Intel)最近提出了一种简单、但在某种程度上有点“自私自利”的晶体管密度量测标准，其他晶圆代工竞争对手则以“震耳欲聋的沉默”响应；笔者猜测，这是因为英特尔的晶体管密度确实具备领先水平，而这是其他竞争者不愿意承认的。

最近英特尔决定公开10纳米工艺包括鳍片(fin)间距、高度与最小金属/逻辑闸间距等量测数据；虽然该节点还未开始量产，但这个行为值得称赞。上述量测数据是所有的晶圆代工厂在首度发表一个新工艺节点时，应该要提供的基本细节。

不过，从这类量测数据与晶体管密度衍生出的信息无法窥得工艺性能之全貌──如果无法让晶体管支持明显更高的速度或更低的功耗，无论它们密度有多高都没用。

时间倒回2009年，当时ARM的首席技术官Mike Muller创造了“暗硅(dark silicon)”这个新名词，表示根据他的观察，工程师们正往裸晶上纳入更多晶体管，但缺乏能让众多晶体管开启的电源预算(power budget)。

高效、便捷、准确地定制您的专属SoC，请到Design Start

英特尔的晶体管密度量测还有进步的空间，因为缺乏相关联的性能/功率方程式，还是无法让人纵览全局；在过去几年，产业界已经采纳了用PPA指针──性能(performance)、功耗(power)与面积(area)──来量测半导体工艺节点。

对此产业顾问机构International Business Strategies (IBS)建议，以“有效逻辑闸(effective gates)”做为量测基准；该机构首席执行官Handel Jones解释，有效逻辑闸就是计算可用的逻辑闸数(英特尔的量测包含此项)，还有逻辑闸利用率与良率。

但他也指出，虽然可用逻辑闸数对量测工艺性能有帮助，仍只能显现“冰山的一角”，其中的困难在于：“厂商对于良率信息非常保密，除非是单闸成本(cost per gate)；但良率是非常关键的量测指标，会受到缺陷率(D0)以及参数性/系统性(parametric/ systemic)良率影响。”还关系到客户会花多长的时间拿到芯片。

针对英特尔提出的工艺量测基准，EE Times有几位读者提供了他们的看法；有一位读者呼吁以纳秒(nanoseconds)/mm2为单位的RC时间延迟做为基准：“如果我们使用每单位长度的电容与电阻。”另一位读者则认为，英特尔的量测基准并不实用，因为并没有包括标准单元轨(standard cell tracks)信息。

还有读者表示，真正的量测应该是工艺加上链接库共同运作的表现，以及各种设计类型的性能标准：“我会想知道在实际的合成设计，像是大型ARM核心或x86核心SoC，在相同的时钟速率下，英特尔的链接库/工艺，与ARM/台积电(TSMC)链接库/工艺的比较。”

有多位EE Times读者都同意，最终每个节点的性能表现，还是得在以该工艺生产的芯片销售到市场上之后才能被实际检验；他们也观察到台积电与三星(Samsung)今年准备量产他们称为7纳米的工艺，而英特尔则是量产该公司称为10纳米的工艺。

资深市场分析师Linley Gwennap表示，英特尔的晶体管密度量测应该要与SRAM单元尺寸综合，才能显示完整的SoC尺寸全貌，特别是包含海量存储器的处理器；他也呼吁晶圆代工业者应该提供有关他们工艺节点的更多资料。

*IBS建议芯片设计业者在选择工艺时考虑此表格中的量测基准
（来源：IBS）*

越来越多的工艺选项让芯片业者雾煞煞

目前半导体产业界对晶圆代工工艺性能量测基准的迫切需求是前所未见；像是在3月，台积电就发表了三种新工艺：22纳米、12纳米以及7+纳米，此外该公司还有多种现有的16纳米节点与10纳米节点工艺技术选项准备在今年量产。身为晶圆代工产业龙头的台积电想要以多种选项通吃市场，但有时只能硬挤出个位数字的性能提升。

在此同时，另一家晶圆代工业者Globalfoundries的22纳米FD-SOI工艺受到各家媒体热烈报导，甚至刺激英特尔从最尖端工艺节点往后退了几步、发表低功耗22纳米FinFET工艺。

晶圆代工大厂们约会在2020年开始采用极紫外光(EUV)微影技术，而来自不同厂商的首批EUV工艺可能会有很大差异，端看他们如何采用这种关键新工具。因此，无晶圆厂芯片设计业者，需要一种透明化方法来比较各种工艺选项的优缺点。

然而，活跃于这个领域的产业组织，如GSA、SEMI与IEEE等，似乎并没有在这方面做任何努力；其中代表无晶圆厂芯片业者的GSA特别应该要率先挺身而出，但针对此一议题，笔者尝试联络几位GSA代表，到目前为止都还没有收到响应。

可以理解这是一个高度竞争的产业，因此充斥着各种商业机密；到目前为止，高通(Qualcomm)婉拒了笔者想了解该公司如何比较工艺技术的采访，Nvdia与联发科(MediaTek)也没有回应我的采访邀约。这并不令人惊讶，他们可以藉由“明智地”选择工艺技术，取得不想放弃的战略优势；在很多案例中，商业标准与技术标准的重要性可能是差不多的。

当苹果(Apple)选择台积电做为应用处理器代工伙伴，三星一年损失的订单金额高达数千万美元；但有趣的是，几乎在同一时间，高通开始委托三星以14纳米与10纳米工艺，生产其多款Snapdragon处理器，而且三星成为第一家采用10纳米Snapdragon 835芯片的手机业者(在Galaxy S8智能手机)。

半导体制造会牵涉到高科技领域中最复杂的技术-商业决策，影响范围涵盖广泛的系统、软件与全球各地的服务市场。但这个产业需要一些公用的性能量测基准，以理解不断增生的工艺技术选项；晶圆代工业者需要负起责任，提供相关量测指针数据。

英特尔对10纳米工艺细节与晶体管密度数据的公布是一个开始，其他晶圆代工大厂应该要跟进，并继续迈出大步，提供工艺相关性能与功耗等量测基准；但笔者并不预期厂商们会这么做，除非他们确实面临到压力。而现在该是像GSA等组织或任何其他人站出来发声，打破沉默的时候了！

编译：Judith Cheng

本文授权编译自EE Times，版权所有，谢绝转载

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。