广告

超低功耗模拟IP实现纳米级设计

时间:2016-12-08 10:03:00 作者:Junko Yoshida 阅读:
由于深次微米技术进步,当今的SoC正将越来越多的功能整合于更小的芯片中,从而使维持低功耗成为更大的挑战。
广告

由于深次微米技术进步,当今的SoC正将越来越多的功能整合于更小的芯片中,从而使维持低功耗成为更大的挑战。Omni Design的专有SWIFT技术可为各种电路大幅降低功耗,同时适用于深次微米技术,特别是在传统设计方法无法充份利用晶体管微缩之际。

致力于ASIC和系统整合的日本无晶圆厂公司Megachips Corp.日前与美国加州Omni Design Technologies达成协议,将共同开发下一代“模拟平台”,让Megachips的客户能够打造专为有线网络(包括电话线、同轴电缆和电力线)设计的ASIC。

Omni Design是一家由知名模拟芯片专家在两年前成立的新创公司。当时,正是模拟组件耗用系统功耗预算的比重持续增加之际,Omni Design的联合创办人们将目光投向为先进SoC打造更高度差异化、超低功耗的模拟与混合讯号IP核心。

与Omni Design的策略合作伙伴关系,让这家日本ASIC供应商有机会开发模拟模块——包括可利用Omni Design高速模拟数字转换器(ADC)的高度差异化、高性能模拟前端(AFE)。

而对于Omni Design来说,与Megachips的交易正象征支持其高性能和超低功耗嵌入式IP的第一个巨大机会。

Omni Design声称其专利的10-14位ADC可实现从每秒兆位(Megabit;Mb)到每秒10亿位(Gigabit;Gb)的采样速率,同时较现有技术大幅降低功耗。

Megachips通信产品线资深总经理Masa Konishi表示,“过去几年来,我们一直在关注Kush的模拟专家团队所做的事情。”Konishi话中指的是Omni Design首席执行官Kush Gulati。

Gulati在2007成立了Cambridge Analog Technologies (CAT),并于2011年被Maxim收购。

尽管Megachips从来不曾是CAT或Maxim的客户,但Konishi说,“我们一直存在向Kush的团队授权模拟IP的想法。”

当被问及Megachips为什么选择Omni Design作为其模拟IP合作伙伴时,Konishi说,“我们喜欢他们的ADC带来的更高性能。例如,其14位ADC可以实现每秒1.4Gb的采样率。”

Konishi的团队致力于开发可用于透过有线网络实现高速数据通信的产品。

如今,空中下载(OTT)市场面临越来越多的大量数据处理任务,例如透过Netflix串流影片等,Konishi解释,这些都让有线通信设备也必须处理高速数据。对于这样的应用,具有10∼14位分辨率(其采样速率可达到数GHz)的ADC是相当理想的。

Megachips选择Omni Design的另一个原因是“Kush团队的研发记录,”Konish说,“我们一直在追踪其于ISSCC论文的进展。”

在他看来,模拟整合变得越来越困难了,特别是在设计一款复杂的高性能ASIC时,“这并不是直接在ASIC中加进一颗现成ADC那么简单。”他说,Megachips的工程团队还得“计划优化频率、功耗和噪声,才能使我们的模拟平台充份利用Omni Design的ADC。”

根据Omni Design表示,该公司的专有技术套件能够“大幅降低功耗,并且明显提高各种电路的速度和精确度。”Omni Design首席执行官Gulati解释说,其创新的基础在于其取得多项专利的“开关电容容错技术”(Switched Capacitor Fault Tolerant Technology;SWIFT),目的在于为电路设计人员在开发SoC时带来更高性能以及提高灵活性。

全新的SWIFT电路技术采用以运算放大器(OP)为基础的架构进行讯号处理,大幅提高了运算放大器的所有性能要求,包括开路增益、带宽、噪声与补偿电压。

该公司表示,这种技术对于模拟与混合讯号电路至关重要,特别是将运算放大器用于精密的讯号处理。运算放大器一直存在瓶颈,特别是在纳米级技术中,潜在影响其精确度、速度和功耗。为了实现高性能的运算放大器,必须结合较高的开路增益、闭路带宽以及低噪声。但要在目前纳米级CMOS的有限空间中结合这些功能,使得运算放大器的局限成为一项巨大的挑战。

因此,SWIFT技术使用简单的低功率运算放大器,取代在高性能电路中使用高度复杂的高功率方案。SWIFT广泛应用于Omni IP,以提高模拟信道速度、降低功耗,从而显著提高了电路性能。

Omni Design目前正采用这种技术“开发一款完整的ADC系列,囊括从10位到14位分辨率,以及高达数GHz的采样速率,”Gulati指出。
20161207 OmniDesign NT31P1
Omni 14位250MSps ADC较竞争产品更大幅降低功耗

该公司表示,SWIFT技术“易于建置于其他讯号链组件中,如滤波器、数字模拟转换器(DAC)等,”而这也让Gulati相信将可能因此彻底改变无线收发器的设计。

Omni Design并在中继器核心中导入SWIFT技术,透过长距离电缆实现10Gbps的数据传输,不仅具有极低的功耗且性能毫无折衷。

EETC wechat barcode


关注最前沿的电子设计资讯,请关注“电子工程专辑微信公众号”。

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
Junko Yoshida
ASPENCORE全球联席总编辑,首席国际特派记者。曾任把口记者(beat reporter)和EE Times主编的Junko Yoshida现在把更多时间用来报道全球电子行业,尤其关注中国。 她的关注重点一直是新兴技术和商业模式,新一代消费电子产品往往诞生于此。 她现在正在增加对中国半导体制造商的报道,撰写关于晶圆厂和无晶圆厂制造商的规划。 此外,她还为EE Times的Designlines栏目提供汽车、物联网和无线/网络服务相关内容。 自1990年以来,她一直在为EE Times提供内容。
  • Rambus宣布推出业界首款HBM4控制器IP,以加速下一代AI工作负载 Rambus的HBM4控制器IP还具备多种先进的特性集,旨在帮助设计人员应对下一代AI加速器及图形处理单元(GPU)等应用中的复杂需求。这些特性使得Rambus在HBMIP领域继续保持市场领导地位,并进一步扩展其生态系统支持。
  • 谈谈Lunar Lake的低功耗设计:听说x86做不了低功耗? 一直听说x86指令集天生做不了低功耗,真的是这样吗?这篇文章着重谈谈酷睿Ultra二代是怎么考量低功耗的,有没有可能做到低功耗...
  • 范式要变:EDA企业的市场发展机会在哪儿? 今年的CadenceLIVE中国用户大会上,Cadence谈到在芯片领域之外,数据中心、生命科学、航空航天等系统设计领域的仿真技术应用相当有限,这对Cadence而言是重要的市场机会。与此同时AI技术的发展,也在推动着市场前行...
  • SoC设计与IP管理息息相关 对于大多数片上系统(SoC)设计而言,最关键的任务不是RTL编码,甚至不是创建芯片架构。如今,SoC主要是通过组装来自多个供应商的各种硅片知识产权(IP)模块来设计的。这使得管理硅片IP成为设计过程中的主要任务。
  • 英特尔利用EDA工具支持EMIB封装 英特尔的嵌入式多裸片互连桥(EMIB)技术,旨在解决异构集成多芯片和多芯片(多芯粒)架构日益增长的复杂性,在今年的设计自动化大会(DAC)上掀起了波澜。它提供了先进的IC封装解决方案,包括规划、原型设计和签核,涵盖了2.5D和3D IC等广泛的集成技术。
  • 摩尔定律之殇:浅析“埃米工艺”的几个关键技术点 在苹果A17 Pro芯片率先采用3nm工艺以后,今年底PC处理器也将全面进入3nm时代。聚焦于2025年的显然就是2nm、20A及18A工艺了——半导体尖端制造工艺进入所谓的埃米时代。本文除了谈到埃米级工艺的关键技术点和三大代工厂的工艺计划表,还将探讨埃米时代不同以往的行业特征。
  • 全球折叠屏手机快速增长,中国品牌压 • 得益于西欧、关键亚洲市场和拉丁美洲市场的增长,以及中国品牌的持续领先,全球折叠屏手机出货量在2024年第二季度同比增长了48%。 • 荣耀凭借其在西欧特别强劲的表现,成为最大的贡献者,成为该地区排名第一的品牌。 • 摩托罗拉的Razr 40系列在北美和拉丁美洲表现良好,为其手机厂商的出货量贡献了三位数的同比增长。 • 我们预计,头部中国手机品牌厂商的不断增加将至少在短期内抑制三星Z6系列在第三季度的发布。
  • AI网络物理层底座: 大算力芯片先进 AI技术的发展极大地推动了对先进封装技术的需求,在高密度,高速度,高带宽这“三高”方面提出了严苛的要求。
  • 奕斯伟计算DPC 2024:发布RISAA(瑞 奕斯伟计算2024首届开发者伙伴大会以“绿色、开放、融合”为主题,从技术创新、产品应用、生态建设等方面,向开发者、行业伙伴等相关方发出开放合作倡议,加速RISC-V在各行各业的深度融合和应用落地,共同推动RISC-V新一代数字基础设施生态创新和产业发展。
  • 重磅发布:Canalys 2024年中国云渠道 2024年 Canalys 中国云计算渠道领导力矩阵冠军厂商分别是:阿里云、华为云和亚马逊云科技(AWS)
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了