台积电将与IBM，Globalfoundries和三星的合作伙伴一起，在12月的技术会议上公开详细地对比7nm工艺。三星的工艺将使用极紫外光刻技术实现令人印象深刻的增长，但台积电可能会首先进入市场，因为将EUV投入生产的挑战。
使用EUV，GF和三星公司声称他们将在国际电子器件会议（IEDM）的摘要中提供“最紧密接触的多晶硅间距（44 / 48nm）和金属化间距（36nm）的FinFET”报告。
这些节距超越了英特尔在8月宣布的10nm工艺的56nm栅极间距，声称其明年计划生产的节点具有行业领先的密度。观察家已经开始建议台积电和三星可能会反超英特尔，后者已经放慢了发布新工艺技术的步伐，因为摩尔定律的进展变得更加复杂和昂贵。
就其本身而言，TSMC将在IEDM描述使用浸没步进器在其7nm工艺中制造的0.027μm2SRAM测试单元。 TSMC声称，256-Mbit，六晶体管SRAM具有迄今为止报告的最小单元尺寸，运动“低至0.5V的全读/写功能”。
摘要回应了台积电首次在9月份的一个活动上发布的7nm节点的声明。 “该工艺将提供比公司的商业16nm FinFET工艺高三倍的栅极密度和速度增益（35-40％）或功率降低（> 65％）”，摘要说。
VLSI研究公司总裁G. Dan Hutcheson说：“IEDM显然是7nm的即将到来的聚会。 “关键的消息是摩尔定律不停止，因为客户正在移动到7nm，”他说。
星期一，当三星宣布其10nm工艺时，它说它会跳过使用今天的浸没光刻的7nm版本。相反，它表示将在2018年年底之前推出7nm EUV定位生产。对于其部分，台积电表示，它将至少有限的生产在2017年其7nm工艺与浸入步进机。
最终的结果是在18个月的过程中，芯片设计师将看到至少三个变体7nm - 从TSMC和Globalfoundries单独浸没变体和从GF /三星的EUV版本。英特尔还没有详细说明其7nm节点，但表示它预计密度将上升，每个晶体管的成本下降。
为了加速信号传输，GF /三星7nm工艺将在厚应变松弛缓冲虚拟衬底上使用“双应变沟道”，将拉伸应变NMOS和压缩应变SiGe PMOS结合，分别增强驱动电流11％和20％ ，“它的摘要说。该方法使用“新颖的沟槽外延以最小化高度缩小的接触区域的电阻，”它补充说。
9月，GF说它使用沉浸式步进机开发了自己的7nm工艺，将在2018年投产。它没有提到它仍然与三星在EUV版本合作。发言人说，7nm浸没工艺的逻辑密度为1700万门/ mm2。
“TSMC 7nm工艺使用”升高的源极/漏极外延工艺，应变晶体管沟道并减少寄生效应，一种新颖的接触工艺，以及以不同金属间距和堆叠为特征的铜/低k互连方案。
这个消息是在芯片制造商之间激烈但缩小的竞争的时候。最新趋势的动态表明，TSMC和GF /三星将领先英特尔，世界上最大的芯片制造商和长期的工艺技术的领导者。
台积电已经从三星手中抢走了大量业务，为苹果iPhone 7制造了领先的SoC。三星通过抢占了台积电的许多业务，从高通竞争的Snapdragon芯片。
来自苹果、三星和其他公司的新高端智能手机的年度节奏促使代工厂比以往更快地转向新节点。 Hutcheson说：“台积电的目标是一年的节奏，但是它是否成功还是这个问题。
只有少数公司预计能够在短期内继续追求摩尔定律。在7nm或以上节点所需的EUV系统将花费超过1亿美元。
EUV仍然在晶片生产量，缺陷密度和可靠性方面仍然滞后于批量生产的要求，但Hutcheson预计这些问题可以在未来两年内解决。
Hutcheson说：“与四极图案相比，EUV已经是生产值得称赞的。在接下来的两年中，这些系统将在晶圆厂进行测试，使其制造价值，他说。
三星有一个战略机会去领先其他主要代工厂，因为它可以在内存和逻辑晶圆厂测试EUV，可能加速其学习的步伐，他补充说。
英特尔决定放慢其步伐在某种程度上或是一个精明的改变。
英特尔在移动应用处理器工艺方面没有任何领先话语权。虽然它声称它赢得了为LG移动电子的SoC的业务，但其代工业务仍然很小。其核心市场的PC处理器不再需要快速升级，它在服务器市场已经占据主导地位。
在高端晶圆代工竞争中的赌注很高。
IC Insights预计今年总代工收入将增长8％，达到540.7亿美元。International Business Strategies估计，从2017年10/7 nm晶圆第一年出货量32.2万片晶圆，到2025年将销售220万片10/7 nm晶圆，平均晶圆价格为8,000美元，市场规模达到176亿美元。
本文授权编译自EE Times，版权所有，谢绝转载
关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。
