晶体管可以更小，却无法更便宜：摩尔定律已停在28纳米？

就如同我们在两年多以前所预测，IC产业正分头发展，只有少数产品积极追求微缩至7纳米工艺节点，但大多数的设计仍停留在28纳米或更旧的节点。

笔者曾在2014年的一篇文章中(参考阅读)指出，摩尔定律(Moore's Law)的最后一个节点已经确认，就是28纳米；那篇文章写道：“在28纳米之后，我们能继续把晶体管做得更小、但却无法更便宜；”如下图三星(Samsung)在近期举行的Semicon West 2016大会上的简报所描述的。

英特尔(Intel)也曾经表示未来半导体工艺节点的演进时间将会拉长，但该公司声称晶体管的成本仍能维持下降；不过英特尔在晶圆代工领域未有令人印象深刻的成就，显示情况并非如此。

在另外一篇博客文章中(参考阅读)，作者提到：“英特尔会声称他们的10纳米与7纳米节点比其他晶圆代工业者(如台积电与三星)更好，但这一点需要在芯片层级以PAAC ──功耗(power)、性能(performance)、面积(area)与成本(cost)──为基准来左证；在每一个工艺节点，其他晶圆代工业者在SoC的PPAC都击败了英特尔，我不预期这在10纳米或7纳米节点会有所改变。”

这些讨论现在看起来都太理论，但先进工艺节点组件的实际工程成本，已经证明对产业界大多数厂商来说都太昂贵；因此如各方之预测，半导体产业确实已经分头发展，只有少数会追求微缩至7纳米，而大多数仍维持采用28纳米或更旧节点的设计。

下图是一位半导体产业资深编辑Ed Sperling在最近发表的一篇博客文章(参考阅读)中所引用的，从每一季台积电(TSMC)财报统计出的先进工艺节点营收变化；从中或许更可以看出，已经有50年历史的摩尔定律是真的已到尽头，产业界现在要面对一个全新的现实。

类似的趋势观察也来自于Mentor Graphics一位作者的博客文章(参考阅读)：“65纳米及以上的工艺节点，仍占据整体晶圆产量约43%、或是48%的晶圆厂产能；更明显的趋势是，65纳米及以上节点占据所有初始设计(design starts)的近85% (如下图)；显然成熟工艺节点仍然不会在短时间之内功成身退。”

这对创新来说是个好消息，因为多样化的选择有助于支持新想法以及新技术，例如3D NAND、FD-SOI、MEMS…等等，这些技术能为新兴的物联网(IoT)应用实现新产品。

编译：Judith Cheng

本文授权编译自EE Times，版权所有，谢绝转载

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。