一次性可编程时钟产生器OmniClock是如何工作的？

OmniClock系列特性及设计优势

OmniClock系列支持从8 kHz到200 MHz的任意输出频率，有三个单端时钟输出（LVCMOS/LVTTL），两者可以组合成一个差分输出（LVPECL、LVDS、HCSL / CML），令设计人员可替代多个晶体和/或振荡器，降低整体系统成本。如NB3H63143G，可同时提供一个50 MHz、125 MHz和48 MHz时钟分别到CPU核、物理层和CPU核以实现最佳主时钟(BMC)算法，或同时提供一个單端50 MHz和一个差分156.25 MHz(LVPECL)时钟到控制面板的复杂可编程逻辑器件(CPLD)和以太网；又如NB3V60113G，可提供一个25 MHz± 0.125 %的时钟到固态硬盘(SSD)模块的CPU核，或提供一个27 MHz± 0.5%的时钟到CMOS传感器的MCLK主时钟。

OE：输出使能
VDDO：输出电压
表1. 安森美半导体的全系列OmniClock产生器

1．提供可高度定制的灵活性

OmniClock是具有编程软件Clock Cruiser的全定制器件，可配置的参数包括输出频率、输出类型、驱动电流、输出引脚、内部负载电容、电源电压、输出电压、参考输入、控制引脚、锁相环(PLL)旁路特性及扩频配置等等，在系统测试过程中，在器件配置间可快速切换， 架构最佳的性能方案。此外，设计人员可存储达4个独立的配置到一次性可编程内存(OTPM)，便于在输出要求相似时可直接启用配置，缩减开发时间和减低库存。

2．提升系统可靠性
利用晶体来产生时钟信号，可能会出现一系列问题，如线路板布板和布线、温度和电压、启动时间长、需要额外元件如负载电容等。通过用OmniClock产生器替代晶体及机械式元件，可减少系统各种故障，提升系统可靠性。

3．降低系统EMI (电磁干扰) 峰值
电路板上元件之间的布线可能产生潜在的噪声和EMI， OmniClock内部PLL提供完全可编程的扩频频率调制，通过各种不同的扩频配置可解决系统EMI峰值干扰问题。扩频方面，设计人员可选择扩频类型如不扩频、中心扩频或下行扩频，偏离百分比如中心扩频以0.125%步幅的±0.125% 至±3%、或下行扩频以0.25%步幅的-0.25%至-4%，频率调制可选30KHz 至130KHz之间的任意值。扩频调制基于PLL的输出，工作于PLL旁路模式的将不受影响。这需要在输入时钟频率和所需的扩频配置间进行权衡。

4．节省空间，降低成本

由于OmniClock省去晶体及晶体振荡器、负载电容，节省占板空间，从而简化物料单，降低复杂度和系统成本，加之采用非常小的QFN-16和DFN-8封装，体积非常小，满足可用空间极小的应用需求。

5．低功耗

低功耗是OmniClock系列的一个关键优势，可延长终端产品如便携式消费设备的电池使用时间。
OmniClock用于USB视频类摄像机改善串扰/抖动USB视频类摄像机通常需要多个参考时钟用于图像传感器、图像协处理器及USB控制器模块运行于不同频率，利用时钟产生及缓冲器进行系统设计，可改善串扰/抖动，提供更好的布局灵活性，并易于以具有优势的成本进行系统升级。
单个OmniClock器件配置为支持USB视频类摄像机所需的3个频率：提供一个19.2 MHz时钟到AR1820HS 1800万像素图像传感器，一个48 MHz时钟到AP1302图像协处理器，和一个19.2 MHz时钟到一个USB控制器，替代晶体和晶体振荡器。可定制的频谱配置令该系列器件适用于对EMI敏感的应用而不牺牲成像性能。其灵活性进一步支援制造进程，能通过编程软件验证动态口令(OTP)参数，而其小封装设计降低电路板复杂度和成本。

图1. OmniClock提供USB视频类摄像机所需的3个频率时钟

由于在网络摄像机系统设计中采用较长的扁平电缆，像素时钟会产生EMI谐波峰值。OmniClock扩频配置可解决应用敏感的EMI峰值问题，不降低成像性能，无需修改硬件。以NB3V60113G为例，如表2所示，对于配置分别为全分辨率、16M16fps、4k30fps、1080p120fps的图像传感器，晶体振荡器帧速率分别为14.4 fps、15.8 fps、28.8 fps、115.2 fps，NB3V60113G采用0%至+/- 3%的百分比进行扩频，帧速率仍然保持不变。

表2. OmniClock扩频配置不降低成像性能

设计注意事项

为有好的时钟信号完整性以尽量减小数据误差，有必要减少信号反射。反射系数只有在源阻抗等于负载阻抗时为零。因而需要匹配阻抗以减少信号反射。可通过在输出引脚附近增添一个串联电阻来最大限度地减小阻抗差异。

为使器件不受到系统电源噪声的影响，需贴装一个0.1 uF和一个2.2 uF的去耦电容到线路板，且尽可能离VDD引脚近。到VDD引脚的线路板走线和接地通孔应当尽可能薄和短。所有VDD引脚都应当有去耦电容。

差分信号如LVDS具有共模噪声抑制和低噪声的固有优势，支持快速开关速度，且功耗较其它差分信号标准低，扇出的LVDS缓冲可用作扩展以提供时钟信号到多个LVDS接收器，驱动多个点对点链接到接收节点。

总结

OmniClock系列为当前市场上任何可编程的时钟器件提供最多的功能和灵活性，该系列器件接受一系列晶体或参考时钟输入频率以产生一路差分输出(LVPECL, LVDS, HCSL, CML) 加一路单端，或以用户定义的频率达三路单端LVCMOS输出，支持从8 KHz到200 MHz的任意输出频率，替代晶体和/或振荡器，节省占板面积，降低整体系统成本，超越完全采用分立晶体的系统，改善串扰/抖动，增强系统可靠性，同时大大简化电路板设计，并使客户能满足他们系统低功耗的要求，比晶体缩短交期，可定制的扩频配置还可用于对EMI敏感的应用。

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。