完全机器学习设计时代来临，EDA行业再度迎来颠覆性变革

Cerebrus Intelligent Chip Explorer是Cadence公司首款创新的基于机器学习(ML)的设计工具。按照Cadence公司数字与签核事业部产品工程资深群总监刘淼给出的比喻，与以往EDA行业普遍流行的“EDA工具部分结合人工智能”模式不同，Cerebrus是业界第一款完全基于机器学习引擎的设计工具。它的出现，将引领IC设计行业快速跨越“温饱”和“小康”阶段，全面迈入“共同富裕”时代。

芯片设计自动化的下一步

Cerebrus一词源于拉丁语，意为“大脑”。顾名思义，Cadence就是希望这款完全基于机器学习引擎的EDA工具，具备类似于人内脑的一些行为，可以扩展数字芯片设计流程并使之自动化和规模化，让客户能够高效达成要求严苛的芯片设计目标。

生产力和功耗、性能与尺寸(PPA)层面的革命、RTL-to-GDS全流程自动优化和可扩展、分布式计算解决方案，是Cerebrus具备的三大核心看点。官方数据显示，与人工方法相比，通过增强的机器学习技术，Cerebrus不仅推动了Cadence RTL-to-signoff实现流程，还提供高达10倍的生产力，并将设计实现的PPA结果提高了20%。

图1：Cerebrus大幅改善PPA和生产力曲线

刘淼指出，半导体行业正在经历一场复兴，5G、自动驾驶、超大规模计算和工业物联网强劲增长的背后，是人工智能(AI)和ML的大规模应用。同时，新应用和新技术间的相互依赖性，正在产生对更强计算、更多功能、更快数据传输速度的需求，使得今天的电子产品中采用了越来越多的芯片，而且下一代芯片的生产必须更快、更智能，这一趋势永无止境，导致工程人员超负荷工作，迫切需要借助更有力的支持来跟上市场需求。

下图展示了芯片设计自动化的发展简史。不难发现，从完全自定义布局、标准单元和原理图网表，到RTL综合、自动化布局布线，为了不断释放开发者的生产力，增加计算能力，支持更大、更复杂的设计，EDA行业前行的脚步从来都没有停止过。

图2：芯片设计自动化简史

那么，下一步会是什么呢？

“下一步将要进入机器学习的年代！”刘淼指出，面对现在动辄数百亿颗晶体管的芯片设计规模，如果没有AI/ML的辅助，当前的设计方法学只会面临越来越严峻的设计挑战。因此，从某种程度上来说，Cerebrus代表了EDA行业为大幅提升PPA和生产力所做出的最新尝试，是ML时代EDA工具的下一个飞跃。

从“解决温饱”到“共同富裕”

根据刘淼的介绍，得益于增强的机器学习性能，Cerebrus在包括消费电子、超大规模计算、5G通信、汽车电子和移动设备等多个工艺节点和多个终端应用中，一方面能够快速找到工程师可能不会尝试或探索的流程解决方案，提高PPA和生产力，还可以让一位工程师同时为多个区块自动优化完整的RTL-to-GDS流程，提高整个设计团队的工作效率。另一方面，机器学习模型复用功能，则允许将设计学习经验自动应用于未来的设计，缩短获得更好结果的时间。

如下图左侧所示，Cerebrus带来了RTL-to-GDS全流程自动优化，涉及Genus Synthesis Solution综合解决方案、Innovus Implementation System设计实现系统、Tempus Timing Signoff Solution时序签核解决方案中的数十步流程，对一名资深优秀的工程师而言，也许它能够知道如何调用各种不同的参数选项去发现和解决问题，但对初学者来说，挑战就变得相当巨大。

不过，在Cerebrus的加持下，一名工程师只需10天就可以改进5纳米制程工艺手机CPU的PPA，例如将CPU性能提升至420MHz，增加14%；漏电功耗降低26mW，降幅为7%；总功耗降低62mW，降幅3%；密度增加5%，等等。而在以往，完成同样工作，需要多名工程师花费数月的时间。

图3：ML带来更佳PPA结果和全流程生产力提升

与传统的人工设计过程相比，Cerebrus具备的大规模分布式计算能力，提供了可扩展的本地或基于云的资源管理，便于实现更快的流程优化。工程师在用户管理工具中就能够以交互的方式查看结果分析和运行管理，以获得对设计指标的深入了解。如果用更通俗的语言表述，就是帮助用户如何做到“人无我有，人有我精”？

从图4中可以看出，Cerebrus允许布局规划在任何方向自动调整大小，Innovus混合布局器则在经尺寸调整的布局规划中找到最佳宏位置。在一个用户案例中，Cerebrus将用户CPU性能提升了+200MHz，总失效时序改进高达83%，漏电功耗降低17%，一连串数字背后的秘密，均来自Cerebrus对布局规划和实现流程的优化。

图4：用于自动布局规划优化的ML

而根据Renesas共享研发EDA部门数字设计技术部总监Satoshi Shibatani和Samsung Foundry设计技术副总裁Sangyun Kim的反馈，通过Cerebrus提供的自动化流程优化和布局规划优化，Renesas芯片设计性能提高了10%以上，三星代工厂在一些非常关键的模块上，仅用几天时间就降低了超过8%的功耗，而过去通过人工操作需要几个月才能实现。此外，通过使用Cerebrus进行自动布局规划电源分配网络选型，三星还将最终设计时序提高了50%以上。

关于Cerebrus的几个疑问

• 疑问一：Cerebrus的出现，是否意味着设计人员的大批下岗？

刘淼：Cerebrus的面世，决非要取代工程师的现有岗位。“Cerebrus的使命是完成80%的设计工作，将设计者从此前繁琐的工作中解放出来，去思考芯片堆叠、架构、散热等更加有价值的工作。” 

• 疑问二：完全基于机器学习引擎的EDA设计工具，会不会导致差异化设计越来越少，最终造成同质化竞争？

刘淼：如果EDA工具通过人工学习都往某个特定方向前进，确实会出现同质化现象。但在EDA学习概率里总会存在先决条件，先决条件往往决定了用户的需求。换句话说，在我们接触的形形色色的用户中，有的看重功耗，有的追求性能，大家需求各异。同时，机器学习最重要的前提是数据，每家用户利用工具生成的模型各不相同，也不可互相分享，Cadence这样的EDA厂商更不可以随意泄露用户数据，所以总体来看，彼此之间的差异化还是相当明显的。

• 疑问三：有了Cerebrus，今后AI芯片公司中算法调优和芯片设计的路径差异是否会越来越明显？

刘淼：是的。其实Cadence自身有做机器学习就分为两个流派：Machine Learning Inside，就是通过机器学习将核心引擎性能最大化；Machine Learning Outside，则是基于外部流程，可以调各种各样的工具去做出来最优解，我们的目标是帮助用户将产品做到更好。

• 疑问四：在实际运行过程中，如果发现PPA的收敛结果没有达到最初的设定目标，Cerebrus是否会自动停止，并将计算资源做重新分配？

刘淼：是的，我们内置了这样的判断机制，一旦察觉会出现不好的结果，就会自动将该分支停止，不再运行。同时，从科学的角度来说，Cerebrus的AI/ML是基于概率论的，理论上存在出现偏差的可能性。尽管目前还没有发现“跑偏”的状况，但未来如何让模型精度更高，是我们需要做的事情之一。其二，Cadence接下来还会根据不同的芯片类型和不同的工艺种类，做一些与客户没有强相关的模型，旨在显著降低运行初期的计算规模，可以理解为某种程度上的“固化”。 

结语

Cadence公司内部将Cerebrus的面世，视作EDA行业迎来的一场颠覆性革新。毕竟在此之前，还没有一种自动化的方式可以帮助设计团队来重复利用过去积累的设计知识，每个新项目都要花费很多的时间进行再次学习。而以机器学习为核心的数字芯片设计工具的登场，将让工程团队告别重复性的手动流程，有更多机会在项目中发挥更大的影响力。