“我们正在加快制程工艺创新的路线图，以确保到2025年制程性能再度领先业界。”帕特·基辛格说，“对于未来十年走向超越1纳米节点的创新，英特尔有着一条清晰的路径。在穷尽元素周期表之前，摩尔定律都不会失效，英特尔将持续利用硅的神奇力量不断推进创新。”
英特尔公司日前公布了公司有史以来最详细的制程工艺和封装技术路线图，展示了一系列底层技术创新，除了公布其近十多年来首个全新晶体管架构RibbonFET和业界首个全新的背面电能传输网络PowerVia之外，英特尔还重点介绍了迅速采用下一代极紫外光刻（EUV）技术的计划，即高数值孔径（High-NA）EUV。
新的节点命名含义
“这些创新技术将不断驱动从现在到2025年乃至更远未来的新产品开发。”英特尔公司CEO帕特·基辛格在“英特尔加速创新：制程工艺和封装技术线上发布会”上发表演讲时表示，之所以要为其制程节点引入了全新的命名体系，是因为业界早就意识到，从1997年开始，基于纳米的传统制程节点命名方法，不再与晶体管实际的栅极长度相对应。而且，整个行业使用着各不相同的制程节点命名和编号方案，这些多样的方案既不再指代任何具体的度量方法，也无法全面展现如何实现能效和性能的最佳平衡。
英特尔公司CEO帕特·基辛格在“英特尔加速创新：制程工艺和封装技术线上发布会”上发表演讲
因此，在此次披露制程工艺路线图时，英特尔引入了基于关键技术参数——包括性能、功耗和面积等的新命名体系。从上一个节点到下一个节点命名的数字递减，反映了对这些关键参数改进的整体评估。
按照帕特·基辛格的说法，更新后的命名体系将创建一个清晰而有意义的框架，来帮助行业和客户对整个行业的制程节点演进有更准确的认知，进而做出更明智的决策。尤其是随着英特尔代工服务（IFS）的推出，让客户清晰了解情况比以往任何时候都显得更加重要。
据悉，英特尔有望率先获得业界第一台High-NA EUV光刻机。此外，AWS成为第一个使用英特尔代工服务（IFS）封装解决方案的客户，高通也将采用Intel 20A制程工艺技术。
“我们正在加快制程工艺创新的路线图，以确保到2025年制程性能再度领先业界。”帕特·基辛格说，“对于未来十年走向超越1纳米节点的创新，英特尔有着一条清晰的路径。在穷尽元素周期表之前，摩尔定律都不会失效，英特尔将持续利用硅的神奇力量不断推进创新。”
半导体的埃米时代
随着行业越来越接近“1纳米”节点，英特尔开始改变命名方式，以更好地反映全新的创新时代。具体而言，在Intel 3之后的下一个节点将被命名为Intel 20A，这一命名反映了向新时代的过渡，即工程师在原子水平上制造器件和材料的时代——半导体的埃米时代。
● 基于FinFET晶体管优化，Intel 7与Intel 10nm SuperFin相比，每瓦性能将提升约10%-15%。2021年即将推出的Alder Lake客户端产品将会采Intel 7工艺，之后是面向数据中心的 Sapphire Rapids预计将于2022年第一季度投产。
● Intel 4完全采用EUV光刻技术，可使用超短波长的光，刻印极微小的图样。凭借每瓦性能约20%的提升以及芯片面积的改进，Intel 4将在2022年下半年投产，并于2023年出货，这些产品包括面向客户端的Meteor Lake和面向数据中心的Granite Rapids。
● Intel 3凭借FinFET的进一步优化和在更多工序中增加对EUV使用，较之Intel 4将在每瓦性能上实现约18%的提升，在芯片面积上也会有额外改进。Intel 3将于2023年下半年开始用于相关产品生产。
● Intel 20A将凭借RibbonFET和PowerVia两大突破性技术开启埃米时代。RibbonFET是英特尔对Gate All Around晶体管的实现，它将成为公司自2011年率先推出FinFET以来的首个全新晶体管架构。该技术加快了晶体管开关速度，同时实现与多鳍结构相同的驱动电流，但占用的空间更小。PowerVia是英特尔独有的、业界首个背面电能传输网络，通过消除晶圆正面供电布线需求来优化信号传输。Intel 20A预计将在2024年推出。
英特尔研究院副总裁、英特尔中国研究院院长宋继强表示，当RibbonFET可以批量上市，再结合最新的PowerVia供电设计之后，芯片的每瓦性能会大幅度提升，包括晶体管密度、I/O密度等等。以演进速度而言，英特尔希望2024年左右追平，2025年实现领先。
● 2025年及更远的未来：从Intel 20A更进一步的Intel 18A节点也已在研发中，将于2025年初推出，它将对RibbonFET进行改进，在晶体管性能上实现又一次重大飞跃。英特尔还致力于定义、构建和部署下一代High-NA EUV，有望率先获得业界第一台High-NA EUV光刻机。英特尔正与ASML密切合作，确保这一行业突破性技术取得成功，超越当前一代EUV。
宋继强强调称，上述新技术的推出和量产时间表，是英特尔在综合技术可行性和时间点，以及产品路线图和规划后得出的，一定会严格遵守时间计划去推进和发布。而在执行层面上能否按时落地，一方面取决于制程封装上的技术能否能够达到，另一方面还要看配合新技术的产品能否按时面世。
他同时批评说，2011年之后，“几纳米工艺”已经偏离了技术路线本身，变成了市场营销的代名词。英特尔在与学术界、产业界客户共同进行调研的过程中发现，大家普遍希望重新恢复到正确的命名，包括怎么样去理清节点命名和制造工艺之间的关系。经过重新梳理，英特尔认为仍然可以用数字的递减代表工艺不断向前发展的趋势，但已经不再强调数字和纳米之间的关系。
“对于英特尔，我们的目标始终是推动半导体制造工业，所以未来10年内，我们知道怎样通过半导体技术去推进其PPA（性能、功耗、面积）。“宋继强说，英特尔希望给业界一个更加完整的概念，怎么样不再用栅极长度（gate length）去衡量晶体管制程的先进程度，并在这样的前提下如何看待制程工艺的发展。同时，考虑到制造工艺已经到了1纳米或者是接近1纳米以下的级别，如何给出好的命名规范，是英特尔一直在思考的问题。
先进封装路线图同步更新
随着英特尔全新IDM 2.0战略的实施，封装对于实现摩尔定律的益处变得更加重要。英特尔宣布，AWS将成为首个使用英特尔代工服务（IFS）封装解决方案的客户。英特尔对领先行业的先进封装路线图提出：
● EMIB作为首个2.5D嵌入式桥接解决方案将继续引领行业，英特尔自2017年以来一直在出货EMIB产品。Sapphire Rapids将成为采用EMIB（嵌入式多芯片互连桥接）批量出货的首个英特尔®至强®数据中心产品。它也将是业界首个提供几乎与单片设计相同性能的，但整合了两个光罩尺寸的器件。继Sapphire Rapids之后，下一代EMIB的凸点间距将从55微米缩短至45微米。
● Foveros利用晶圆级封装能力，提供史上首个3D堆叠解决方案。Meteor Lake是在客户端产品中实现Foveros技术的第二代部署。该产品具有36微米的凸点间距，不同晶片可基于多个制程节点，热设计功率范围为5-125W。
● Foveros Omni开创了下一代Foveros技术，通过高性能3D堆叠技术为裸片到裸片的互连和模块化设计提供了无限制的灵活性。Foveros Omni允许裸片分解，将基于不同晶圆制程节点的多个顶片与多个基片混合搭配，预计将于2023年用到量产的产品中。
● Foveros Direct实现了向直接铜对铜键合的转变，它可以实现低电阻互连，并使得从晶圆制成到封装开始，两者之间的界限不再那么截然。Foveros Direct实现了10微米以下的凸点间距，使3D堆叠的互连密度提高了一个数量级，为功能性裸片分区提出了新的概念，这在以前是无法实现的。Foveros Direct是对Foveros Omni的补充，预计也将于2023年用到量产的产品中。
“数字化转型是未来非常确定的趋势，从传统的PC、智能边缘设备，到云端，大量的网络化设施需要转型，也因此会看到非常多的定制化需求。对于英特尔来讲，我们想加速这样的过程。”宋继强称，英特尔将从以下三方面入手加以解决：首先，给客户提供不同PPA选择的产品，包括用户自有的创新，这意味着英特尔在提供对外代工服务的时候，需要有更好的产品；其次，在制程和封装领域需要突破，需要把技术应用到产品中。最后，要持续发力智能边缘，提供多样化的定制化方案，以满足终端、网络、存储、云端等多领域的需求。
您可能感兴趣
