继2018年推出sensAI，2020年公布mVision 1.0和Sentry 1.0，2021年3月升级为mVision 2.0和Sentry 2.0版本后，日前，Lattice面向智能工业系统的Automate解决方案集合也正式面世。
持续推出“基于应用的解决方案栈(solution stack)”，是莱迪思(Lattice)半导体在产品布局中的重要思路。继2018年推出sensAI，2020年公布mVision 1.0和Sentry 1.0，2021年3月升级为mVision 2.0和Sentry 2.0版本后，日前，面向智能工业系统的Automate解决方案集合也正式面世。
根据莱迪思半导体亚太区资深市场开发经理林国松的介绍，Automate包括软件工具、工业IP核、模块化硬件开发板和软件可编程参考设计和演示，有助于简化和加速实现机器人、具有预测性维护功能和可扩展的多通道马达控制以及实时工业网络等应用。通过提供下列参考设计和软件工具，便于快速开发常见的工业应用：
• 可扩展的马达控制方案——加速开发实现灵活的马达控制系统，包括用于系统监控和控制的基于GUI的用户界面工具。
• 预测性维护——通过监视系统中的多个马达，最小化停机时间。
• 嵌入式实时网络——使用莱迪思Nexus FPGA作为中央控制器，为各种设备实现可扩展的传感和控制系统。
• 网络保护恢复——实现硬件可信根，实时检测、保护基于固件的攻击并从中恢复。
• 易于使用的软件设计方法——Automate支持莱迪思Propel™，使用嵌入式RISC-V处理器，通过软件和硬件协处理简化工业自动化系统的开发。
市场调研机构Fortune Business Insights的数据显示，截至2027年，全球工业自动化市场规模预计将达到3261.4亿美元。而Allied Market Research的报告则显示，2020-2027年，全球机器人市场规模将以13.5%的复合年均增长率快速增加。因此，Automate将应用重点放在了马达控制、可预测性维护、实时网络互连、功能安全和网络恢复保护五个领域。
“低功耗、低延迟、精确可预测性、高稳定性、接口灵活，这些都是下一代工业自动化系统最为关注的特性，而它们恰好也都是FPGA最具性能优势之处。”林国松说。
与sensAI、mVision和Sentry解决方案的架构类似，Automate的底层硬件平台基于Certus-NX马达控制开发板和基于MachXO3D的硬件安全开发板，在此之上是一系列IP核(EtherConnect、CNN处理单元、PDM数据采集器)、软件工具(RADIANT、DIAMOND、Propel、RISC-V+硬件协处理)、参考设计与演示示例(多轴马达控制、预测性维护、实时工业网络、硬件安全)和定制设计服务，共同构成了完整的Automate方案。
下图展示了Lattice FPGA可拓展多轴马达控制方案。FPGA负责收集马达的反馈信息，并通过产生PWM波对马达进行控制。林国松表示，FPGA器件的最大特点是响应速度快；灵活性高，可以支持各类型马达；具备更好的性能、定位、精度、效率和精确控制，可实现更好的闭环控制。相比MCU，Lattice FPGA可控制的马达数量是MCU的2倍，功耗最低可达7mW，远小于MCU的100mW。
他对记者表示，对BLDC马达开发硬件工程师来说，熟悉FPGA开发环境确实需要一点时间，但只要了解之后，与其他硬件开发环境在使用上不会存在太大差异。和DSP相比，其更多是对产品而非算法的了解，因为算法本身是已知的核心技术。
结合sensAI方案，Automate中也引入了具备AI功能的可预测性维护，通过波形好/坏、信号稳定性等信息，用以判断马达处于稳定、亚稳还是不稳定的状态，有助于对马达性能的下降做出提前警示。另外一个特点是可以延续马达的使用场景。传统应用中，不可预测性维护需要固定的时间进行检测，确认没有问题后再重新使用，但通过引入可预测性的AI功能，包括人为干预在内的宕机时间将得以大幅缩减。
EtherConnect嵌入式实时感测和控制系统是最新开发的功能，通过器件和方案来缩小微秒级以下的器件间同步协作的差异，从而更好地控制多个马达同时运作的同步性。以EtherConnect IP为例，它可以利用器件的低功耗来达到实时网络互连，同时用集中式主控制器来管理多个BLDC马达。具体的支持数量，取决于整个系统的最低刷新率，目前可以实现16个控制板的串联，甚至更长。目前，除了支持EtherConnect私有协议外，该方案还支持其他工业标准协议，例如EtherCAT，但主要是通过与第三方合作来实现。
网络保护和恢复方面，主要是利用XO3D的芯片特性实现硬件级别的保护，从而在启动前、启动期间和正常运动时进行固件保护。同时，还能够对固件进行验证、监测和保护，一旦发现固件受到攻击，可迅速恢复至初始状态。
软件方面的更新与之前的方案类似。除了可以通过拖拽简化系统构建外，开发者还可以在莱迪思RISC-V CPU内核上挂载所需要的功能IP模块，再经由可视化连线构建系统，并通过C代码编辑器编辑可执行的C代码，从而简化了开发流程。从而一举降低了对FPGA专业背景知识的需求，开发者即使没有相关专业背景，也能够进行方案开发。
您可能感兴趣
