用户指南 - 电子工程专辑

用户指南

电源设计管理器用户指南

本文档旨在描述如何使用 AMD 电源设计管理器 (PDM) 来进行功耗估算。对于任何设计，要尽可能实现最低的功耗包络，关键是在设计周期早期准确估算功耗。早期估算对于选择合适的器件、充分发挥架构优势、更改设计拓扑和使用不同 IP 块尤为重要。这样有助于在设计阶段早期妥善权衡取舍，才能在满足规格要求的同时，将产品更快速推向市场。AMD 提供了通常用于在实现前进行功耗估算的 PDM 工具，以及准确性更高

FPGA开发圈 2023-12-11 486浏览
VivadoDesignSuite用户指南：编程和调试

《Vivado Design Suite 用户指南：编程和调试》文档涵盖了以下设计进程：硬件、IP 和平台开发：为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛、资源使用情况和功耗收敛。还涉及为系统集成开发硬件平台。本文档中适用于此设计进程的主题包括：第 9 章：设计调试第 10 章：系统内逻辑设计调试流程第 11 章：在硬件中调试逻辑设计第 1

FPGA开发圈 2023-11-01 677浏览
VivadoDesignSuite用户指南：动态功能交换

FPGA 技术支持灵活开展现场编程和再编程，无需通过设计修改来重建互连结构。Dynamic Function eXchange （动态功能交换，DFX）推动这一灵活性进一步发展，允许通过加载动态配置文件（通常是部分 BIT 文件）来修改工作中的 FPGA 设计。在使用完整 BIT 文件配置 FPGA 后，可下载部分 BIT 文件以修改 FPGA 中的可重配置区域，在未经重配置的器件各部分中运行的应

FPGA开发圈 2023-05-19 928浏览
VitisAIRNN用户指南（v3.0）

本文提供在Xilinx®硬件平台上实现递归神经网络（RNN）的操作和参考信息。扫码下载

FPGA开发圈 2023-05-09 675浏览
VitisAI优化器用户指南

Vitis AI 是AMD 开发套件，用于在 AMD 硬件平台上进行 AI 推断。机器学习中的推断是计算密集型流程，需要大量存储器带宽以满足各种应用的低时延和高吞吐量要求。Vitis AI Optimizer（优化器）支持对神经网络模型进行最优化。当前，Vitis AI 优化器仅包含一项工具，称为“pruner” （剪枝器）。Vitis AI 优化器用于移除神经网络中的冗余内核，从而减少推断的总体

FPGA开发圈 2023-03-30 709浏览
VPK180评估板用户指南

本文详细描述了VPK180评估板的功能。使用本指南开发和评估VPK180板上针对Versal® ACAP XCVP1802器件的设计。点击“阅读原文”或扫描二维码下载用户指南

FPGA开发圈 2023-03-14 867浏览
VitisAILibrary用户指南（附下载）

Vitis AI Library 是一组高层次库和 API，专为利用深度学习处理单元 (DPU) 来高效执行 AI 推断而构建。它是基于 Vitis AI 运行时利用统一 API 构建的，并且支持 XRT 2022.1。Vitis AI Library 通过封装诸多高效且高质量的神经网络，提供易用且统一的接口。由此可简化深度学习神经网络的使用，对于不具备深度学习或 FPGA 知识的用户也是如此。

FPGA开发圈 2022-09-21 990浏览
VPK120评估板用户指南

本文详细描述了VPK120评估板的功能。使用本指南开发和评估针对VPK120板上的Versal® ACAP XCVP1202器件的设计。点击“阅读原文”或扫码下载用户指南

FPGA开发圈 2022-08-31 800浏览
Vitis高层次综合用户指南

Vitis™ HLS 是一种高层次综合工具，支持将 C、C++ 和 OpenCL™ 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在Vitis 应用加速开发流程中实现硬件内核，并使用 C/C++ 语言代码在 Vivado® Design Suite 中为赛灵思器件设计开发 RTL IP。Vitis 高层次综合用户指南（UG1399）包括Vitis HLS 入门、Vit

FPGA开发圈 2022-06-24 1253浏览
VitisAI优化器用户指南(v2.5)

本文提供优化神经网络模型的能力。扫描二维码下载指南

FPGA开发圈 2022-06-21 1038浏览
ZCU670评估板用户指南

本文详细描述了ZCU670板的功能。使用本指南可以在ZCU670板上开发和评估针对Zynq® UltraScale+™ RFSoC的设计。扫码立即在线下载

FPGA开发圈 2022-04-13 846浏览
中文文档《PIC24FJ64GU205CuriosityNano开发板用户指南》

PIC24FJ64GU205 Curiosity Nano开发板用户指南简介PIC24FJ64GU205 Curiosity Nano 评估工具包是一款硬件平台，用于评估 PIC24FJGU205 系列单片机。该评估板上装有 PIC24FJ64GU205 单片机（MCU）。该评估板受 MPLAB® X IDE 支持，能够轻松访问 PIC24FJ64GU205 的功能，从而探索如何将

Microchip微芯 2022-04-12 945浏览
【下载】SmartSSD计算存储驱动器安装和用户指南

本指南介绍SmartSSD CSD存储加速器模块的安装和功能细节。扫码立即在线下载

FPGA开发圈 2022-03-03 1071浏览
MagicLantern使用说明，用户指南翻译

* 音频：可禁用AGC和数字滤波器，音频电平显示，手动音频控制，选择使用输入源（内部+外部，内部，外部立体声，平衡），通过USB端口监控音频。* 曝光助手：斑马，伪色，直方图，波形，中心点测光。* 对焦工具：焦点峰值，录像时画面焦点放大，陷阱对焦，变焦，跟焦，焦点叠加合成，焦点图，面部优先检测模式下画面放大。* 短片助手：比特率控制（QScale或CBR），短片日志记录（EXIF元数据），缓冲区溢

云深之无迹 2022-01-30 1688浏览
Vitis高级综合用户指南(v2021.2)

简介本文描述如何使用 Vitis™ 高级综合工具。识别二维码立即在线下载

FPGA开发圈 2022-01-04 1095浏览
VitisAIRNN用户指南

本文提供了在Xilinx® 硬件平台上实现循环神经网络（RNN）的操作和参考信息。扫码立即在线下载

FPGA开发圈 2021-12-23 752浏览
适用于VersalACAP的XPE用户指南(v2021.2)

本文档旨在介绍如何根据 Versal™ ACAP 架构的描述来使用赛灵思的 Xilinx Power Estimator (XPE)。扫码立即在线下载

FPGA开发圈 2021-12-17 898浏览
Vivado 设计套件用户指南：使用 Tcl 脚本(v2021.2)

简介本指南详细介绍Vivado®工具中Tcl脚本的使用，查询和修改内存设计的自定义流程。讨论了使用Tcl程序来定义和共享自定义命令。提供了遍历设计层次、访问设计对象和使用自定义报告的步骤。识别二维码立即在线下载扫码参会

FPGA开发圈 2021-12-03 1183浏览
Kria K26视觉AI入门套件用户指南

Kria KV260视觉AI入门套件是一个开箱即用平台，开发人员可以通过首选设计环境，在任何抽象层添加定制和差异化功能，包括应用软件、AI模型乃至FPGA设计。该套件是超快速简易平台，用于开发应用以使用Kria K26系统模块 (SOM) 进行批量部署。本文描述了Kria™ KV260 Vision AI启动套件。扫码立即在线下载

FPGA开发圈 2021-11-02 986浏览
用户指南 | Versal ACAP PCB设计

Versal™ 自适应计算加速平台 (ACAP) 将标量引擎 (Scalar Engine)、自适应引擎 (Adaptable Engine) 和智能引擎(Intelligent Engine) 与领先的存储器和交互技术有机结合，从而为任何应用提供强大的异构加速功能。Versal 架构 PCB 准则已基于前几代进行了精简，以方便 PCB 布局专业人员和硬件设计师使用。Versal ACAP 中的配

FPGA开发圈 2021-09-08 1338浏览
SmartLynq+ 模块用户指南

SmartLynq+ 模块的构建旨在满足高速调试和跟踪需求，主要面向使用Versal™ 平台的开发者。与此前的赛灵思调试产品相比，SmartLynq+ 模块通过 HSDP 可将 Linux下载时间加快高达28倍，将数据捕获速度提高100倍。更快的迭代和重复下载既提高了开发效率，也缩短了设计周期。扫码立即在线下载

FPGA开发圈 2021-08-06 814浏览
用户指南 | Bootgen：生成启动镜像

为处理海量数据、复杂算法、超低延时的应用提供数字化加速驱动力是赛灵思一直的目标为此，赛灵思研发 Bootgen 工具支持将二进制文件缝合在一起并生成器件启动镜像定义了多个属性和参数作为创建启动镜像时的输入Zynq-7000 SoC 启动镜像布局Zynq-7000 SoC 上的 bootROM 作为应用处理器单元 (APU) 中运行的首个软件，可在安全环境内以加密 FSBL 来执行。受支持的启动模式

FPGA开发圈 2021-07-29 2075浏览
用户指南 | Versal ACAP：精简设计进程的最佳实践

随着AI、大数据、云计算等技术在各行各业广泛应用相应的设计结构和设计内容也变得日益复杂目前的应用开发速度已无法满足企业的需求如何简化设计进程，提高应用开发效率成为当下亟需解决的问题赛灵思 Versal 自适应计算加速平台的设计方法论是帮助精简 Versal 器件设计进程的一整套最佳实践遵循这些步骤和最佳实践进行操作将有助于以最快且最高效的方式实现期望的设计目标多计算引擎支持不同系统设计类型Vers

FPGA开发圈 2021-05-28 1690浏览
【用户指南】Vitis AI：加速AI潜能的创新性探索

随着第三次人工智能浪潮的到来 AI正以前所未有的速度覆盖生产和管理等领域市场对AI推断的效率与易用性都提出了更高的要求赛灵思通过 Vitis AI和自适应计算加速平台充分发掘AI 加速潜能并将底层 FPGA 和 ACAP 的繁复细节抽象化帮助缺乏专业知识的用户轻松开发深度学习推

FPGA开发圈 2021-04-28 1159浏览
【Vivado Design Suite用户指南】：系统级设计条目（v2020.2）

简介本文描述了Vivado®工具中的系统级设计输入，包括创建项目、添加源文件和IP模块、阐述RTL设计以及使用调试探针。讨论不同的设计类型，如RTL和基于网表的项目，以及管理这些项目中的源文件。

FPGA开发圈 2021-04-15 938浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

一般喜欢标榜“打破垄断”“国x领先”的都死的比较快。嘴比手厉害

56089689_... 评论文章 2025-01-07

砺芯慧感：量产薄膜铂电阻传感器，打破国外30年垄断
我这，原先V10.5跑的好好的代码，更新V11后，单片机初始化时就不断重启

vaov_3734... 评论文章 2025-01-06

FreeRTOSV11.0升级了多项重要功能，兼容V10版本

资料

文库

帖子

博文

在线研讨会

EE直播间

第三代功率半导体器件测试解决方案直播时间：03月06日 10:00

E聘热招职位