时序 - 电子工程专辑

时序

如何配置控制器局域网络(CAN)位时序实现系统性能优化？

控制器局域网络(CAN)可在多个网络站点之间提供强大的通信能力，支持多种数据速率和距离。CAN具有数据链路层仲裁、同步和错误处理等特性，广泛用于工业、仪器仪表和汽车应用之中。在ISO 11898标准的框架下，借助分布式多主机差分信令和内置故障处理功能，DeviceNet、CANopen等多种协议针对物理层和数据链路层规定了相应的实现方式。本文旨在描述如何针对给定应用优化设置，同时考虑控制器架构、时

亚德诺半导体 2024-11-13 141浏览
使用∑-ΔADC构建低功耗精密信号链应用最重要的时序因素有哪些？

"时间至关重要"——这个古老的惯用语可以应用于任何领域，但当应用于现实世界信号的采样时，它是我们工程学科的支柱。当尝试降低功耗、实现时序目标并满足性能要求时，必须考虑测量信号链选择何种ADC架构类型：∑-Δ还是逐次逼近寄存器(SAR)。一旦选择了特定架构，系统设计人员便可创建所需的电路以获得必要的系统性能。此时，设计人员需要考虑其低功耗精密信号链的最重要时序因素。图1. 信号链时序考量需要高速度：

亚德诺半导体 2024-11-12 197浏览
多轴机器人的时序挑战

在工业机器人和机床应用中，可能涉及在特定空间内精准协调多个轴的移动，以完成手头的工作。机器人一般有6个轴，这些轴必须协调有序，如果有时候机器人沿轨道移动，则会有7个轴。在CNC加工中，5轴协调很常见，但是有些应用会用到多达12个轴，其中工具和工件在特定空间内相对移动。每个轴都包含一个伺服驱动器、一个电机，有时候，在电机和轴接头，或者末端执行器之间会加装一个变速箱。然后，系统通过工业以太网互联，一般

亚德诺半导体 2024-10-18 329浏览
数字芯片设计验证经验分享（第三部分）：将ASICIP核移植到FPGA上——如何确保性能与时序

作者Philipp Jacobsohn，SmartDV首席应用工程师Sunil Kumar，SmartDV FPGA设计总监本系列文章从数字芯片设计项目技术总监的角度出发，介绍了如何将芯片的产品定义与设计和验证规划进行结合，详细讲述了在FPGA上使用IP核来开发ASIC原型项目时，必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始，通过阐述开发ASIC原型设计时需要考虑到的IP

FPGA开发圈 2024-08-16 587浏览
如何在没有软启动方程的情况下测量和确定软启动时序？

电源管理IC通常包含称为软启动的内置功能。软启动功能主要见于开关电源中，但也可见于线性电源(LDO)中，作用是在启动期间以受控方式逐渐提高输出电压，从而限制冲击电流，这有助于防止初始通电时电流或电压突然激增。大多数开关电源都带有软启动功能，该功能可以从外部调节或在内部设置。在某些情况下，IC支持软启动功能，但数据手册中没有提供软启动方程。本文阐述了各种软启动机制，并针对数据手册未明确软启动方程的情

亚德诺半导体 2024-08-16 466浏览
EDA能否降低大型AI芯片的时序复杂性？

本文由半导体产业纵横编译自electronicdesign大多数EDA软件的主要参与者都在生产更先进的时序收敛工具，即在满足设计时序约束的同时确定芯片的时钟频率。为了在人工智能时代保持领先地位，半导体公司甚至许多系统公司都在推出一类新型超大型片上系统(SoC)，利用先进的工艺节点将数百亿个晶体管塞入硅片中，突破了现代芯片的极限。这些芯片包含超过十亿个标准单元、越来越多的第三方 IP 以及多达数千个

TechSugar 2024-08-13 479浏览
LPDDR读写时序解读之二:读时序

一. 读时序4.1读命令READ命令见下图，用于对打开的行的burst读取访问，burst长度在模式寄存器中设置。BA0和BA1选择bank，地址输入选择起始列位置。A10的值确定是否使用自动预充电A10=1使能。如果选择“自动预充电”，将在读取burst结束时对正在访问的行进行预充电并关闭；如果未选择“自动预充电”，则该行将保持打开状态以供后续访问。DQS与输出数据一起由LPDDR SDRAM驱

嵌入式Lee 2023-12-13 1280浏览
LPDDR读写时序解读之一:写时序

一. 前言了解DDR首先要对其命令时序有所了解,尤其是读写命令。这里简单起见以LPDDR为例分享其读写的关键时序和参数。本文重点在读写时序和参数，其他暂时按下不表。参考《JESD209B.pdf》二. 打开行ActiveActive命令,激活行个人觉得称为打开行更贴切。在向LPDDR SDRAM中的bank发出READ或WRITE命令之前，必须打开该bank的一行row。通过ACTIVE命令完成

嵌入式Lee 2023-12-12 1409浏览
可观测平台如何存储时序曲线？滴滴实践全历程分享

滴滴的时序曲线量从 2017 年到 2023 年增长了几十倍。整个过程中我们不断地调整和改进以应对这样的增长。例如时序数据库的选型从最初的 InfluxDB，到 RRDtool，又开发了内存 TSDB 分担查询压力，再到 2020 年开始使用 VictoriaMetrics。载体也从全公司最高配的物理机型到现在的全容器部署。其中经历了很多的思考和取舍，下文将按时间顺序，为大家讲述这一系列的故事。

Linux阅码场 2023-10-13 1082浏览
5071B铯标准满足5G网络内核严格的时序要求

纳秒计时对于 5G 网络至关重要，可实现前所未有的海量数据的高速传输。我们符合 CE 标准的 5071B 超出了 G.8272.1 epRTC 的保持要求，确保 GNSS 中断期间的网络可用性。请阅读原文了解详情。

Microchip微芯 2023-10-07 665浏览
七彩虹CVN银翼DDR5-600032GB内存评测：CL30低时序只要1399元烤机3小时也不崩

一、前言：DDR5成为装机新主流七彩虹发布新款CL30超低时序内存在解决了频率与时序问题，拉低了价格之后，DDR5已经替代DDR4成为时下最主流的装机选择，而且在容量、频率方面没有停下脚步，都在快速迭代提升。现阶段，两条16GB内存应该已经成为大多数用户装机的标配，当然在合理的范围内，内存容量自然是越大越好，可以同时兼顾电竞游戏、设计渲染等多场景的使用需求。快科技就收到了这款来自七彩虹的CVN银

硬件世界 2023-09-22 1144浏览
LVDS，接口，时序讲解，非常好的文章

点击👆一点电子👇关注我，右上角“...”设为 ★星标★，技术干货第一时间送达！来源：网络素材 1.1.1 LVDS接口分类1.1.1.1 单路6bit LVDS 这种接口电路中，采用单路方式传输，每个基色信号采用6位数据，共18位RGB数据，因此，也称18位或18bit LVDS接口。此，也称18位或18bit LVDS接口。 1.1.1.2 双路6bit LVDS这种接口电路中，采用双路

一点电子 2023-08-25 1652浏览
TimePictra®11.2同步管理系统为关键时序架构提供先进的监控机制

TimePictra®11.2 通过可输入或显示精确和确定性性能指标的工具增强了vPRTC网络的可视化。此外，新的状态感知事件（situation-aware event）会根据需要存储所有关键数据，从而节省分析时间。请阅读原文了解详情。

Microchip微芯 2023-08-17 1132浏览
【往期回顾】DDR时序学习笔记（二）

作者：袁波上篇文章说道，时序就是为了维持数据信号与其参考时钟信号之间的相对位置，保证在时钟上升沿或者下降沿附近的数据能够维持稳定，这样数据就能被有效的读取。怎么让这些时序关系在系统运行中有效的实现呢？设计中，是通过定义时序参数来实现的，下面就来看看这些时序参数的具体含义。这里作者按照自己的理解把时序参数分成了三类，一类是用来描述驱动端的，一类是用来描述接收端的，还有一类是用来描述传输通道的。

高速先生 2023-08-10 1403浏览
【往期回顾】DDR时序学习笔记（一）

作者：袁波高速先生前几期的自媒体文章里多次提到了时序，并且也写了很多时序方面的文章，这些文章都从不同的角度对时序的概念进行了阐述。作者读完之后深受启发，这里，作者也把自己对时序的理解表达出来，供网友们参考。接触到时序概念，是从学习DDR布线开始的。作者以前只知道一个差分对里面的两根线需要等长，等长的原因是保证P和N两根线上传输的信号同时到达接收端，这样就不会有共模信号的出现。然而，在DDR实

高速先生 2023-08-10 870浏览
时序（Timing）对功能ECO有多重要

功能ECO与时序ECO的关系功能ECO主要指当RTL更新后对后端APR网表做的功能方面的改动。功能ECO可以由手工或者自动化工具完成，得到ECO网表。再由后端布局布线工具（如ICC2、Innovus）读入ECO网表，进行ECO Place和ECO Route。时序ECO主要指为了解决后端ECO Route时的setup和hold时序违例，可以用后端工具指令、外部工具（本厂或者第三方）、人工替换Ce

白话IC 2023-07-01 1733浏览
Versal：HDIOOBUFT和IOBUF三态时序影响

问题描述：本文则着重探讨 HDIO OBUFT 和 IOBUF 用例。如果含三态控制 (OBUFT/IOBUF) 的 HDIO 输出缓冲器的上电电压为 3.3 V 或 2.5 V 并且 Data（数据）控制信号与 Tristate（三态）控制信号的切换时间彼此相近，则可能会受到三态数据争用条件的影响。仅当三态和数据开关彼此相反（例如，三态 0 -> 1 且数据 1 -> 0）时，此争用条件才会导致

FPGA开发圈 2023-06-26 929浏览
MicrochipOpenRAN产品满足5G网络时序要求

深入了解O-RAN联盟如何把硬件标准化和定义开放接口，以确保端到端网络在5G网络中正确运行。马上阅读原文以了解同步要求及其对网络设计的影响。详细了解Microchip的5G时序解决方案：https://www.microchip.com/en-us/products/clock-and-timing/components/application-specific/5g点“在看”给我一朵小黄花

Microchip微芯 2023-05-31 688浏览
保障5GORAN网络的时序安全

在过去的几年里，我们见证了大型蜂窝网络在某些方面的巨大转变。当然，最值得注意的是向5G的过渡。5G是一种更高速，响应更快，更强大的网络架构。5G实现了更快的下载速度，开辟了固定无线接入（FWA）移动宽带等新应用，并有望为世界各地的公司带来重大的创新，如网络切片。与此同时，另一个重大的转变是向更灵活、软件定义和虚拟化的网络架构过渡。在5G之前，为蜂窝网络连接所需的大多数网络设备都来自极少数公司提供的

Latticesemi 2023-05-30 742浏览
使用SARADC构建低功耗精密信号链应用最重要的时序因素有哪些？

本文介绍低功耗系统在降低功耗的同时保持精度时，所涉及的信号链在模拟前端时序、ADC时序和数字接口时序的时序因素和解决方案，以满足测量和监控应用的要求，本文主要说明当所选ADC是逐次逼近寄存器(SAR) ADC时的时序影响因素。模拟前端时序考量图1中的三个模块可以分别予以考虑，从模拟前端(AFE)开始。信号链的类型会改变AFE，但有一些共同方面适用于大多数电路。图1. 使用多路复用SAR ADC的A

亚德诺半导体 2022-11-23 1040浏览
DDR科普：什么是内存时序？

当我们购买内存条的时候，通常会看到内存条有如下规格11-11-11-28。那么，它代表什么意思呢？它是一种内存时序，指的是内存在处理各种任务时，遇到的固有延迟的一种数值描述。简单来讲，就是CPU在向内存索要数据，或者在向内存写入数据的时候，内存要经历一系列的操作，才能把CPU想要的数据给出来或写进去。而这一系列的操作所需要花费的时间周期，就是内存时序。这四个数值分别表示CL，tRCD，tRP，tR

嵌入式ARM 2022-11-02 2699浏览
AUTOSAR功能安全机制（二）时序监控

接上文：AUTOSAR功能安全机制（一）内存分区与实现2.2时序监控时序是嵌入式系统的一个重要属性。安全行为要求在正确的时间内执行系统操作和响应。正确的时间可以用一组必须满足的时序约束来描述。然而，AUTOSAR SWC本身无法确保正确的时机。这取决于AUTOSAR运行时环境和基础软件的适当支持。在集成过程中，需要确保AUTOSAR SWC的时序约束。2.2.1故障模式根据ISO26262，以下与

汽车电子与软件 2022-09-19 1429浏览
DDR之内存时序

点击上方名片关注了解更多当我们购买内存条的时候，会看到内存条有如下规格11-11-11-28，它代表什么意思呢？它是一种内存时序，指的是内存在处理各种任务时，遇到的固有延迟的一种数值描述。简单讲，就是CPU在向内存索要数据，或者在向内存写入数据的时候，内存要经历一系列的操作，才能把CPU想要的数据给出来或写进去，这一系列的操作所需要花费的时间周期就是内存时序。这四个数值分别表示CL，tRCD，tR

硬件笔记本 2022-09-16 2175浏览
如何测试无线系统？时序和同步是关键！

来源 | 亚德诺半导体智库 | 云脑智库(CloudBrain-TT)云圈 | 进“云脑智库微信群”,请加微信:15881101905,备注您的研究方向声明 | 本号聚焦相关知识分享，内容观点不代表本号立场，可追溯内容均注明来源，若存在版权等问题，请联系(15881101905，微信同号)删除，谢谢。无线技术的迅速发展开启了无线通信的新纪元。它几乎无处不在，对通信、医疗健康、汽车和空间探索行业等不

云脑智库 2022-08-03 1589浏览
如何测试无线系统？时序和同步是关键！

无线技术的迅速发展开启了无线通信的新纪元。它几乎无处不在，对通信、医疗健康、汽车和空间探索行业等不同领域的创新发展产生了重大影响。该市场已然成熟，且正在经历一个充满活力的增长时期。2019年，其收入为14313亿美元，预计到2024年，这个数值将增长到55194亿美元，复合年增长率为31%。无线技术仍在不断发展，将会实现更高的准确性、更高的运营效率、更快的决策速度、更高的数据速率和更多成本节省，继

亚德诺半导体 2022-03-14 1023浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

我这，原先V10.5跑的好好的代码，更新V11后，单片机初始化时就不断重启

vaov_3734... 评论文章 2025-01-06

FreeRTOSV11.0升级了多项重要功能，兼容V10版本
这里http://www.zhefar.com/download/training/zhefar/Training%20-%20JTAG(CHS).pdf 有份培训资料挺好，是杭州哲发科技有限公司的。他们是专业JTAG方案供应商，其JTAG综合应用系统是众多杰出工程师在二十多年电子通信产品开发过程中，根据工作需要在实践中建立并完善起来的一套调试/调测/维修系统。产品经过大量验证，已经服务于众多知名公司和上市公司。 JTAG综合应用系统三大功能：板卡测试维修、PLD加载/编程和 Flash烧写/编程/加载。 www.zhefar.com 我们和好几个兄弟单位都用过，非常好！

xxdg 评论文章 2025-01-05

强大的JTAG边界扫描2-BSDL文件

资料

文库

帖子

博文

在线研讨会

EE直播间

精密半导体参数测试解决方案直播时间：01月08日 10:00

E聘热招职位