晶圆级 - 电子工程专辑

晶圆级

基于二维材料的晶圆级集成光电成像平台，具有多光谱成像能力

光电探测器（PD）在现代社会中至关重要，因为它们能够探测各种基于光的信号。随着光电探测器的开发指数级增长，各种材料被尝试用于制造在实现各种应用和技术方面发挥着关键作用的光电探测器。然而，缺乏可以将所有类型的光电探测器与硅基读出集成电路（ROIC）集成的通用系统，使得图像传感器技术的发展受到严重阻碍。据麦姆斯咨询报道，近日，由复旦大学、绍芯实验室、中国科学院上海技术物理研究所和苏州大学组成的科研团队

MEMS 2024-12-11 91浏览
天成先进发布“九重”先进封装技术平台，12英寸晶圆级TSV立体集成生产线通线

“方寸无垠恒然天成 ”。在科技的广袤星空中，先进封装如一颗璀璨的新星，散发着独特而迷人的光芒。2.5D/3D TSV 技术就像是一位神奇的建筑师，在微观的世界里构建着宏伟的大厦。作为先进封装的新秀，天成先进正向产业界发出奋战的号角，以卓尔不群的封装技术打造覆盖立体集成全系列产品，为终端用户带来更流畅极致的体验。11月2日上午，珠海市高新技术产业开发区唐家湾主园区，珠海天成先进半导体科技有限公司技

MEMS 2024-11-05 495浏览
[半导体后端工艺：第十篇]探索不同材料在晶圆级半导体封装中的作用

在本系列第九篇文章中，我们介绍了用于构成传统封装的相关材料。本篇文章将探讨用于晶圆级封装（WLP）的各项材料，从光刻胶中的树脂，到晶圆承载系统（WSS）中的粘合剂，这些材料均在晶圆级封装中发挥着重要作用。作为本系列的倒数第二篇文章，将对此进行深入探讨。光刻胶（Photoresists, PR）由感光剂、树脂和溶剂构成，用于形成电路图案和阻挡层光刻胶是由可溶性聚合物和光敏材料组成的化合物，当其

芯存社 2024-10-24 371浏览
晶圆级MEMS铸造技术及应用

据麦姆斯咨询报道，2024年10月18日至20日，上海迈铸半导体科技有限公司创始人兼CEO顾杰斌将参加《第66期“见微知著”培训课程：MEMS制造工艺》并进行授课，具体信息如下：授课主题：晶圆级MEMS铸造技术及应用授课老师简介：顾杰斌，博士，本科毕业于浙江大学物理系，在英国南安普顿大学获得微电子硕士学位，在伦敦帝国理工大学获得电子电器工程博士学位。他主要从事MEMS工艺、先进封装、通孔互连、磁通

MEMS 2024-10-09 613浏览
主要的晶圆级封测项目汇总

前言WLCSP（Wafer Level Chip Scale Packaging）即晶圆级芯片封装方式，不同于传统的芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积），此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，还符合行动装置对于机体空间的高密度需求；另一方面在效能

半导体工艺与设备 2024-09-23 619浏览
华天科技解读：晶圆级凸点技术

凸点材料与制备方法凸点按材料分为金（Au）凸点、铜/镍/金（Cu/Ni/Au）凸点、铜柱凸点、锡/铅（Sn/Pb）凸点和锡/银/铜（Sn/Ag/Cu）凸点等。按结构和形状可分为蘑菇形、直状、圆柱形、球形、迭层、周边形、微型和面阵凸点等。凸点的制备方法多达12种，常见的有蒸发溅射法、电镀法、化学镀法、机械打球法、焊膏印刷法和植球法等。其中，电镀法是晶圆级凸点的主要制备方法，通过电化学沉积在PVD种子

半导体工艺与设备 2024-08-31 838浏览
青禾晶元引领创新：高质量晶圆级绝缘体上碳化硅（SiCOI）制备取得重大突破

近日，国内领先的半导体材料异质集成技术企业青禾晶元宣布，在绝缘体上碳化硅（SiC-on-Insulator，简称SiCOI）材料的制备技术上取得了重大突破，成功实现了高质量晶圆级SiCOI的规模化生产。这一成就不仅标志着青禾晶元在半导体材料领域的科研实力和技术创新能力达到了新的高度，更为我国乃至全球半导体产业的发展注入了强劲动力。SiCOI作为一种具有优异性能的半导体复合材料，结合了碳化硅（SiC

DT半导体材料 2024-08-28 601浏览
杨德仁院士团队再次突破！3英寸！镓仁半导体晶圆级(010)氧化镓单晶衬底直径突破

据镓仁半导体官微介绍，2024年7月，杭州镓仁半导体有限公司在氧化镓晶体生长与衬底加工技术上取得突破性进展，成功制备出3英寸晶圆级(010)氧化镓单晶衬底，为目前国际上已报导的最大尺寸，达到国际领先水平。3英寸晶圆级(010)氧化镓单晶衬底在氧化镓单晶衬底常见的主流晶面中，（010）衬底在物理特性和外延方面具有出色的表现。首先，（010）衬底热导率最高，有利于提升功率器件性能；第二，（010）衬底

DT半导体材料 2024-07-19 878浏览
镓仁半导体制备出3英寸晶圆级（010）氧化镓单晶衬底

7月15日，据镓仁半导体官微消息，镓仁半导体于今年7月成功制备出3英寸晶圆级（010）氧化镓单晶衬底，据称为目前国际上已报导的最大尺寸。source：镓仁半导体据镓仁半导体介绍，在氧化镓单晶衬底常见的主流晶面中，（010）衬底在物理特性和外延方面具有出色的表现。首先，（010）衬底热导率最高，有利于提升功率器件性能；第二，（010）衬底具有较快的外延生长速率；第三，基于（010）衬底制备的器件具有

化合物半导体市场 2024-07-16 523浏览
半导体后端工艺｜第七篇：晶圆级封装工艺

在本系列第六篇文章中，我们介绍了传统封装的组装流程。本文将是接下来的两篇文章中的第一集，重点介半导体封装的另一种主要方法——晶圆级封装(WLP)。本文将探讨晶圆级封装的五项基本工艺，包括：光刻(Photolithography)工艺、溅射(Sputtering)工艺、电镀(Electroplating)工艺、光刻胶去胶(PR Stripping)工艺和金属刻蚀(Metal Etching)工艺。封

芯存社 2024-06-25 979浏览
柔性晶圆级集成光子学制造平台

凭借晶圆级制造工艺，集成光子学领域近年发展迅速，在红外（激光雷达和通信等应用）和可见光（深入新兴应用领域，如显示、光遗传学和量子系统等）波段都已有报道集成光子学平台和制造工艺。然而，这些进展主要集中于硅衬底上的制造工艺，获得的是刚性光子晶圆和芯片，限制了其潜在的应用空间。柔性集成光子晶圆有望使更多应用领域受益，例如贴合人体或衣物的可穿戴医疗监护设备和柔性显示器等。受益于光子功能的可穿戴医疗保健监护

MEMS 2024-05-27 606浏览
25颗芯片合一，特斯拉晶圆级处理器已投入量产！

5 月 4 日消息，上周召开的台积电（TSMC）北美技术研讨会上，特斯拉表示专门用于训练 AI 的晶圆级 Dojo 处理器已经投入量产，距离部署已经不远了。特斯拉的 Dojo 晶圆上系统（system-on-wafer）处理器（特斯拉官方称其为 Dojo Training Tile）采用 5*5 阵列共计 25 颗芯片，这些芯片放置在载体晶圆上，然后使用台积电的集成扇出（InFO）技术进行晶圆级

飙叔科技洞察 2024-05-05 599浏览
最高水平！台积电6大技术王炸：1.6nm、晶圆级超级封装、硅光子集成等即将亮相！

台积电于4月末在美国加利福尼亚州举办2024年北美技术论坛，发布其最新半导体制程技术A16（1.6nm）、下一代先进封装和3D芯片技术等6大半导体技术创新，引发业界关注。在全球发展人工智能（AI）的热潮之下，台积电凭借其领先的芯片技术、稳定扩增的产能，成为英伟达等AI芯片的最重要代工厂。研究机构TechInsights报告显示，台积电2023年总销售额达到692.76亿美元，成为全球半导体产业冠军

飙叔科技洞察 2024-05-05 1025浏览
【光电集成】晶圆级封装结构的分析

今日光电有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。追光逐电，光赢未来...欢迎来到今日光电！----追光逐电光赢未来----来源：学习那些事我们一起期待高研院建成落地吧申明：感谢原创作者的辛勤付出。本号转载的文章均会在文中注明，若遇到版权问题请联系我们处理。 ----与智者为伍为创新赋能----【说明】欢迎企业和个人洽谈合作，投稿发文。欢迎联系

今日光电 2024-04-30 465浏览
杨德仁院士团队打破国际垄断！2英寸！晶圆级（010）氧化镓单晶衬底！

CarbonSemi论坛时间：2024年4月25-26日论坛地点：浙江·宁波宁波香格里拉酒店（浙江省宁波市鄞州区豫源街88号）论坛规模：500人论坛主席：江　南，中国科学院宁波材料技术与工程研究所研究员扫描二维码，立即报名 01 2英寸！打破国际垄断！2024年4月，杭州镓仁半导体有限公司正式推出2英寸晶圆级(010)氧化镓单晶衬底，在(010)衬底的研发生产方面再创新高，助力国内氧化镓相

DT半导体材料 2024-04-11 995浏览
镓仁半导体推出2英寸晶圆级氧化镓衬底

4月9日，杭州镓仁半导体有限公司（下文简称“镓仁半导体”）宣布正式推出2英寸晶圆级(010)氧化镓单晶衬底，在(010)衬底的研发生产方面再创新高。来源：镓仁半导体据介绍，氧化镓(β-Ga2O3) 具有禁带宽度大、击穿场强高、巴利加优值大等优点，使基于氧化镓的功率器件具有更大的工作电流、电压以及更小的导通电阻、器件尺寸和更高的转换效率，主要用于制备功率器件、射频器件及探测器件，在轨道交通、智能电网

半导体前沿 2024-04-10 537浏览
镓仁半导体推出2英寸晶圆级（010）氧化镓单晶衬底

4月9日，杭州镓仁半导体有限公司（下文简称“镓仁半导体”）宣布正式推出2英寸晶圆级(010)氧化镓单晶衬底，在(010)衬底的研发生产方面再创新高。source：镓仁半导体据介绍，氧化镓(β-Ga2O3) 具有禁带宽度大、击穿场强高、巴利加优值大等优点，使基于氧化镓的功率器件具有更大的工作电流、电压以及更小的导通电阻、器件尺寸和更高的转换效率，主要用于制备功率器件、射频器件及探测器件，在轨道交通、

化合物半导体市场 2024-04-09 554浏览
12英寸晶圆级TSV立体集成项目迎新进展！

3月30日，珠海天成先进半导体科技有限公司（以下简称：天成先进）品牌发布会暨设备移入仪式在广东珠海成功举行。（来源：格力集团）天成先进成立于2023年4月，位于珠海高新区，注册资本9.5亿元，致力于半导体立体集成技术的研发与创新，专注于提供12英寸3D/2.5D-TSV、2.5D-Fanout、UHD-FCBGA系统集成与晶圆级先进封装解决方案。据悉，珠海天成先进12英寸晶圆级TSV立体集成项目是

半导体前沿 2024-04-02 789浏览
光焱科技：晶圆级测试设备的革新先锋

在日新月异的半导体产业中，光焱科技以其创新的晶圆级测试设备，为全球客户提供了前所未有的技术解决方案。专注于提供高效、精确的测量工具，我们帮助客户在产品开发阶段有效缩短开发周期并降低成本。通过光焱科技的设备，客户能够在晶片封装前，即晶圆阶段，及时获取关键性能数据，从而加速产品迭代与优化过程。功能介绍晶圆级CP测试设备：我们的设备支持高精度的均匀度测试、缺陷检测与像素间感测差异测试，为感测器和光学元

MEMS 2024-04-01 701浏览
晶圆级立方SiC单晶生长取得突破

碳化硅(SiC)具有宽带隙、高击穿场强、高饱和电子漂移速率和高热导率等优异性能，在新能源汽车、光伏和5G通讯等领域具有重要的应用。与目前应用广泛的4H-SiC相比，立方SiC(3C-SiC)具有更高的载流子迁移率(2-4倍)、低的界面缺陷态密度(低1个数量级)和高的电子亲和势(3.7 eV)。利用3C-SiC制备场效应晶体管，可解决栅氧界面缺陷多导致的器件可靠性差等问题。但3C-SiC基晶体管进展

化合物半导体市场 2024-02-22 654浏览
晶圆级立方碳化硅单晶生长取得新突破！

第五届半导体湿电子化学品与电子气体论坛将于3月27-28日在无锡召开，详见后文碳化硅(SiC)具有宽带隙、高击穿场强、高饱和电子漂移速率和高热导率等优异性能，在新能源汽车、光伏和5G通讯等领域具有重要的应用。与目前应用广泛的4H-SiC相比，立方SiC(3C-SiC)具有更高的载流子迁移率(2-4倍)、低的界面缺陷态密度(低1个数量级)和高的电子亲和势(3.7 eV)。利用3C-SiC制备场效应晶

半导体前沿 2024-01-14 713浏览
晶圆级二维MoTe₂层的相位控制生长，助力宽带红外光电探测

对于从基础科学到工业用途的广泛应用来说，能够感知宽带红外光是至关重要的。二维（2D）拓扑半金属由于其无间隙电子结构和线性能量色散关系而被广泛用于宽带红外探测。然而，这些半金属的低电荷分离效率、高噪声水平和片上集成困难严重阻碍了它们进一步的技术应用。近日，苏州大学揭建胜团队展示了一种简单的热辅助碲化途径，用于晶圆尺度相控二维MoTe₂层的范德华（vdW）生长。重要的是，ii型Weyl半金属相（1T

MEMS 2023-11-28 491浏览
【光电集成】WLCSP-晶圆级芯片封装

今日光电有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。欢迎来到今日光电！----与智者为伍为创新赋能----PerfaceWLCSP（Wafer Level Chip Scale Packaging）即晶圆级芯片封装方式，不同于传统的芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积），此种最新技术是先在整片晶圆上进行封装和测试，然后

今日光电 2023-11-04 924浏览
【光电集成】晶圆级扇出型封装工艺详解

今日光电有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。欢迎来到今日光电！----与智者为伍为创新赋能----扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计，提高I/O接点数量。采用RDL工艺让芯片可以使用的布线区域增加，充分利用到芯片的有效面积，达到降低成本的目的。扇出型封装技术完成芯片锡球连接后，不需要使用封装载板便可直接焊

今日光电 2023-10-10 1046浏览
【光电集成】晶圆级扇出型封装工艺详解

今日光电有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。欢迎来到今日光电！----与智者为伍为创新赋能----扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计，提高I/O接点数量。采用RDL工艺让芯片可以使用的布线区域增加，充分利用到芯片的有效面积，达到降低成本的目的。扇出型封装技术完成芯片锡球连接后，不需要使用封装载板便可直接焊

今日光电 2023-10-05 1404浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

一般喜欢标榜“打破垄断”“国x领先”的都死的比较快。嘴比手厉害

56089689_... 评论文章 2025-01-07

砺芯慧感：量产薄膜铂电阻传感器，打破国外30年垄断
我这，原先V10.5跑的好好的代码，更新V11后，单片机初始化时就不断重启

vaov_3734... 评论文章 2025-01-06

FreeRTOSV11.0升级了多项重要功能，兼容V10版本

资料

文库

帖子

博文

在线研讨会

EE直播间

精密半导体参数测试解决方案直播时间：01月08日 10:00
第三代功率半导体器件测试解决方案直播时间：03月06日 10:00

E聘热招职位