感谢各位网友的评论，高速先生也说下我们的想法哈：

1，DDR5的速率的确达到了不少高速信号的传输速率水平，因此除了常规的布局布线需要满足布局严格的要求外，肯定也需要一些硬件配置的加持，就例如这两周文章所说的地址信号ODT和数据信号DFE，才能更好的把握信号质量；

2，很多网友关心仿真这方面的问题，高速先生表示非常欢迎，很多朋友问到DDR5的一些参考电平，眼图标准，这个高速先生建议在jesd标准上去慢慢体会，你们要的所有标准都能在上面找到哈；

3，另外关于数据信号DFE的功能，在硬件配置上最简单的方法就是自适应调整，这样系统能在内部算法后给出最佳的均衡配置，当然也可以手动去调节每一个tap的参数，当然时间会耗费得更多一点哈；

总之，DDR5的时代已经到来，高速先生也会持续关注这一块的新技术，然后及时和大家分享一些重要的信息哈，请大家继续关注高速先生！

DDR5.要用到什么等级的板材呢？ 

DDR5对于主控芯片的要求有哪些变化？是可以直接替代升级吗

想知道DDR5在设计上布板走线上要求较之以前有哪些改变的，有哪些地方变复杂了，又有哪些地方变简单啦？ 

DDR的发展对于画图员来说，处理信号变得越来越简单，减轻了移动鼠标的工作量。课堂减负后，课外活动、艺术素质越来越受家长的关注。有点时间，可以和硬汉调试时序，通过示波器的波形变换来检讨线束绕来绕去的等长。有点时间，可以和仿真员设置参数，通过屏幕上的七彩云图来调整星棋罗布的过孔。有点时间，可以和东哥聊聊工艺，通过细致显微观察了解薄如蝉翼的贴片合金层。想在以后文章中了解DDR5的等长时序，对板材叠层有什么要求。

ddr5的数据，地址，控制，时钟等信号的通用眼图模板spec是多少？ 

DDR5的布局布线跟ddr3,ddr4有何不同或要额外注意的，比如走线阻抗等。

ddr5的仿真模型和其控制器的仿真模型方便提供一下吗，还是软件已经自带了
ddr5 dfe的值是不是可以training出来，还是要手动设置 

颗粒的ibis-ami模型能共享一下吗 

我想了解一下，接受器的均衡参数分别代表什么意思？怎么设置？难道都是设置为自适应吗？ 

如何看2021积分排行榜：

在主页输入关键词：2021积分

感谢各位网友的积极回答哈，关于这个问题高速先生说下自己的一些观点：

1，首先毫无疑问的是把ODT电阻放在里面会更好，我们先从布局布线的角度上，对于PCB工程师来说，谁都希望PCB板上的器件越少越好了。

2，从性能来看，放在PCB板会通过走线连接到电源去，走线本身的电感也会影响端接的性能，另外电阻本身也有寄生电感；而放在芯片内部的话，这些电感都会大大的减小，自然端接性能就会更好了；

3，从可调性来说，有些网友认为电阻放在外面的话，可以根据情况来进行调整，也就是通过焊接来改变阻值，也认为放在里面的电阻不能改变。这当然是个误区，电阻放在芯片里面也是可以调节阻值的，而且更为方便，直接通过软件配置就能实现，比起在外面来回焊接明显有优势啦！

我认为DDR5内置端接电阻有利于改善信号质量，在板空间珍贵的情况下有利于画图画线。调试时固件对最后一个颗粒设置端接电阻，能减小Stub的影响，阻值根据走线和颗粒位置进行仿真调节。

内部的好处：集成度高，这是行业发展的趋势，速度提升，line stub短。坏处就是成本高，需要高级的cpu带动。
外部的好处：很少。坏处：走线stub长，信号反射太大，走线layout痛苦  

把ODT电阻放在内部好，可以节约pcb走线，信号质量也要好

芯片内部好
1.省钱
2.布局简单
3.芯片内部端接，所有地址线端接等长，信号地址线上反射会小，odt值内部可调，更利于调节信号质量 

内部有内部的好，外部有外部的好！
内部好处：信号速率可以提升，空间更小，更容易layout，软件就可以配置。
内部坏处：上拉电阻阻值不可调整。
外部好处：阻值可调
外部坏处：速率低，信号质量差，layout难度

放在内部对地址信号质量更好。放在PCB外面的话，增加了端接走线长度，寄生电感也会大很多。

应该是放在颗粒内部好一些。因为拓扑结构变简单了，阻抗不连续点减少了，反射的影响也随之减小了！另外，对PCB布线和后期的调试都有好处。减少了端接电阻，PCB布线空间增加了。ODT电阻可调，后期的调试就不需要一个个的更换端接电阻了。

如何看2021积分排行榜：

在主页输入关键词：2021积分