Vivado - 电子工程专辑

Vivado

Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-11-28 56浏览
特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-11-05 212浏览
特惠|FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-11-05 223浏览
Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-08-15 487浏览
特惠|FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-08-07 415浏览
特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-08-06 400浏览
如何在Vivado中使用多个仿真集？

用多个文件执行仿真有时可能难以妥善管理。 Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。Vivado IDE 会将仿真源文件分组为仿真集，并显示在“Sources”（源文件）窗口中的文件夹内，在本地工程目录内可远程引用或存储这些仿真集。仿真集允许您定义不同的源文件，以供设计的不同阶段使用。例如，某一个仿

FPGA开发圈 2024-05-14 547浏览
五一限时特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-05-01 505浏览
五一限时特惠|FPGA时序分析及约束专题课线上课程，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-05-01 523浏览
如何在Vivado中使用多个仿真集？

用多个文件执行仿真有时可能难以妥善管理。 Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。Vivado IDE 会将仿真源文件分组为仿真集，并显示在“Sources”（源文件）窗口中的文件夹内，在本地工程目录内可远程引用或存储这些仿真集。仿真集允许您定义不同的源文件，以供设计的不同阶段使用。例如，某一个仿

FPGA开发圈 2024-04-30 553浏览
Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-03-25 542浏览
Vivado™设计套件2023.2版本：加速自适应SoC和FPGA产品设计

作者：Suhel DhananiAMD 自适应 SoC 与 FPGA 事业部软件市场营销总监由于市场环境日益复杂、产品竞争日趋激烈，为了加快推出新型自适应 SoC 和 FPGA 设计，硬件设计人员和系统架构师需要探索更为高效的全新工作方式。AMD Vivado™ 设计套件可提供易于使用的开发环境和强大的工具，有助于加速大型自适应 SoC 和FPGA等系列产品的设计与上市。现在，我很高兴为大家详细介

FPGA开发圈 2023-11-02 939浏览
为多个Vivado™工程复用远程IP高速缓存

在设计周期中，您可保留多个版本的工程，这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致每次都要重新生成 IP，很费时间。在 Vivado™ 工程设置中，您的 IP 存储库允许您将自己的 IP 添加到 Vivado IP 目录中，搭配远程 IP 高速缓存一起使用时，即可显著缩短编译时间。这篇博文解释了具体设置方法。要求：在阅读本设计输入之前，请确保您熟悉如何封装 IP 核。如需了解相关

FPGA技术江湖 2023-11-02 671浏览
脱离Vivado建立单独仿真环境软件

在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦。本公众号之前多次分享脱离vivado建立单独仿真环境的文章：摆脱Vivado单独建仿真环境的终极解决方案，【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真I

FPGA技术江湖 2023-09-27 661浏览
【软件分享】脱离Vivado建立单独仿真环境软件

在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦。本公众号之前多次分享脱离vivado建立单独仿真环境的文章：摆脱Vivado单独建仿真环境的终极解决方案，【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真I

网络交换FPGA 2023-09-13 1282浏览
在Vivado中利用ReportQoRSuggestions提升QoR

简介：许多 FPGA 设计都难以达成所期望的性能目标。原因不尽相同，以下列出其中部分可能的原因：未遵循 UltraFast 设计方法时序约束不良过高资源利用率控制集过多未采用最优化时钟设置逻辑层次过多，难以达成目标性能布局规划不良布线拥塞因约束导致工具优化受限以下内容将讲解如何轻松发现并快速修复这些问题。Report QoR SuggestionsReport QoR Suggestions (R

FPGA技术江湖 2023-08-30 684浏览
Vivado设计套件助力快速编译设计并达到性能目标

Suhel DhananiAMD 自适应 SoC 与 FPGA 事业部软件营销总监在设计规模和复杂性不断增长的世界里，SoC 和 FPGA 设计需要以更低功耗提供更高性能的情况将继续在行业中存在。在 AMD，我们深知，保持领先意味着需要找到更为有效的方法，以此优化设计来实现最高性能。 AMD Vivado™ 设计套件是业界领先的由机器学习提供支持的电子设计自动化工具。这一高性能开发环境可为硬件开发

FPGA开发圈 2023-07-12 797浏览
将自定义IP（HDL）添加到Vivado模块设计（BlockDesign）

绪论使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中，一种方式是通过自定义IP，但是一旦设计的文件有问题就需要重新修改，同时需要控制接口时候还需要在AXI总线模板基础上进行修改，再同时繁琐的步骤也让人“望而却步”。下面介绍一种简单的方式。我目前使用的是 Vivado

FPGA技术江湖 2023-06-11 1124浏览
Vivado™ML2023.1现已推出！

版本亮点Vivado™ ML 2023.1 现已推出，可供下载：使用Intelligent Design Runs，Versal™ 自适应 SoC 的平均 QoR 提升 8%，UltraScale+ FPGA 的平均 QoR 提升 13%为 Versal 器件的比特流生成扩展多线程支持Report QoR Assessment (RQA) 提升 Power Design Manager (PDM

FPGA开发圈 2023-05-26 983浏览
Vivado使用进阶：读懂用好TimingReport

关注我们更多精彩等你发现!本篇是《Vivado使用误区与进阶》系列的最后一章，关于FPGA的时序分析。XDC 约束技巧》系列中讨论了XDC 约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务，写入 Vivado®中的 XDC 实际上就是用户设定的目标，Vivado对 FPGA 设计的实现过程必须以满足 XDC 中的约束为目标进行。那我们如何验证实现后的设计有没有满足时序要

FPGA技术江湖 2023-05-04 1622浏览
在Vivado中实现ECO功能

关注我们更多精彩等你发现!本篇是Xilinx已发布的《Vivado使用误区与进阶》系列：在Vivado中实现ECO功能。关于 Tcl 在 Vivado®中的应用文章从 Tcl 的基本语法和在 Vivado 中的应用展开，继上篇《用 Tcl 定制 Vivado 设计实现流程》介绍了如何扩展甚至是定制 FPGA 设计实现流程后，引出了一个更细节的应用场景：如何利用 Tcl 在已完成布局布线的设计上

FPGA技术江湖 2023-05-03 1186浏览
用TCL定制Vivado设计实现流程

关注我们更多精彩等你发现!今天推出Xilinx已发布的《Vivado使用误区与进阶》系列：用TCL定制Vivado设计实现流程。上一篇《Tcl 在 Vivado 中的应用》介绍了 Tcl 的基本语法以及如何利用 Tcl 在 Vivado 中定位目标。其实 Tcl 在 Vivado 中还有很多延展应用，接下来我们就来讨论如何利用 Tcl 语言的灵活性和可扩展性，在 Vivado 中实现定制化的

FPGA技术江湖 2023-05-02 1346浏览
Tcl在Vivado中的应用

关注我们更多精彩等你发现!Xilinx©的新一代设计套件Vivado®相比上一代产品 ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言 XDC 以及脚本语言 Tcl 的引入则成为了快速掌握 Vivado 使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级到 Vivado 的信心。本文介绍了 Tcl 在 Vivado 中的基础应用，希望起

FPGA技术江湖 2023-04-30 812浏览
Vivado逻辑分析仪使用教程

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学

FPGA技术江湖 2023-03-11 1588浏览
如何使用Vivado来计算器件的封装飞行时间？

问题描述：如何使用Vivado计算器件的封装延迟/封装飞行时间？解决方法：我们不提供轨迹长度数据，而是提供时间上的延迟，因为这是估计真实封装延迟的最准确的方法。1) 在Vivado中打开任何设计，无论是RTL、网表还是已实现的设计。然后选择导出>I/O端口>CSV。你会看到每个引脚的所有最小和最大封装延迟。最小/最大的跟踪延迟也会显示在封装引脚窗口中，每个封装引脚都有两个独立的列。同样的，你可以选

FPGA开发圈 2023-03-01 933浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

1 各大车企付款周期汇总

一览众车  1755
2 突发！美国再次出手！对中国140家芯片公司重大打击！

集成电路IC  1373
3 卫星通信、UWB、星闪…华为Mate70发布会太炸了！

物联传媒  857
4 美国欲限制140家中国芯片公司，包含多家设备巨头

半导体工艺与设备  829
5 打破日本垄断！两大国产HBM芯片材料厂商强强联合，产销跃居全球第二！

飙叔科技洞察  713
6 这，才是今天华为Mate70最大的惊喜！

快科技  679
7 日本一水坝现巨型哥斯拉壁画：预计明年1月底将消失

快科技  469
8 华为Mate70搭载的麒麟9020芯片有多强悍？！

凡亿PCB  417
9 中国芯片新锐50强

贞光科技  413
10 华为Mate70发布，销量或超千万！

WitDisplay  412
11 新一代麒麟到底啥水平！华为Mate70系列麒麟9020处理器跑分揭秘

快科技  405
12 比亚迪智驾团队重大人事变动！

谈思汽车  388
13 走近ISSCC2025：把脉技术趋势，洞察技术前沿

芯思想  379
14 【重磅发布】12月5-7日，金刚石前沿应用、宽禁带半导体、超硬材料、超精密加工…第八届国际碳材料大会暨产业展览会，上海见

DT半导体材料  309
15 马斯克遭遇重击：加州狙击特斯拉致其股价暴跌

国纳科技匠  297
16 华为、联想、美的、小米、海尔、格力等中国35家电子家电公司2024年第三季度财报汇总

全球TMT  293
17 “史上最强大Mate”正式发布！华为Mate70系列起售价5499元

CINNOResearch  292
18 传小米2025年正式发布自研3nmSoC芯片

皇华电子元器件IC供应商  273
19 国内一GaN项目宣布投产，明年大规模推广

第三代半导体风向  265
20 舜宇光学高层变动，孙泱辞任执行董事兼行政总裁

52RD  264
21 “萝卜快跑”落地中国香港，百度终于“守得云开见月明”？

美股研究社  256
22 预计售价100~150万元，华为首款百万级豪车尊界S800正式亮相

谈思实验室  250
23 美国HBM禁令，将于12月6日发布

芯极速  244
24 极氪副总裁入职奇瑞系公司！

谈思汽车  238
25 牙膏挤爆！iPhone17八大升级，苹果史无前例的巨变

手机技术资讯  230
26 一文掌握英伟达全系列GPU

智能计算芯世界  230
27 华为Mate70Pro“纯血鸿蒙版”来了！无法兼容安卓！

飙叔科技洞察  224
28 牙膏挤爆！iPhone17八大升级，苹果史无前例的巨变

快科技  214
29 全球首个可量产UWB雷达泊车方案亮相，这家企业率先抢占新风口

高工智能汽车  213
30 特朗普宣布将对墨西哥与加拿大征收25%关税；对中国加征10%关税！

飙叔科技洞察  210

广告

最新评论更多>>

zanzanzan

洪正安评论文章 2024-11-29

Allegro17.4常用系统参数的设置
xuexixuexi

dkjggger 评论文章 2024-11-27

携手共筑绿色未来：同方威视护航第29届联合国气候变化大会

资料

文库

帖子

博文

在线研讨会

EE直播间

无线前沿新技术与测试技术峰会-线上直播直播时间：12月05日 09:30
首场直播发布： Keysight AP5000 系列新型高性价比模拟信号源直播时间：12月06日 10:00
功率表的基础知识及其校准直播时间：12月10日 10:00
提升毫米波信号测试精度直播时间：12月18日 14:00

E聘热招职位