Vivado - 电子工程专辑

Vivado

特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-12-19 14浏览
特惠|FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-12-18 14浏览
FPGA学习视频|逻辑分析仪、SignalTap、Chipchop、Vivado使用

点击上方蓝字关注我们哔哩哔哩小程序观看：(点击下面链接即可观看)FPGA之逻辑分析仪使用、Quartus Signal Tap、ISE Chipchop、Vivado使用。官方淘宝店：https://shop588964188.taobao.comFPGA交流 QQ 交流群：173560979论坛网址：www.sxznfpga.com叁芯智能郝旭帅团队制作往期精选汇总篇 | FPGA零基础

FPGA技术江湖 2024-12-13 29浏览
Vivado逻辑分析仪使用教程

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近100个IC技术公众号。大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学

FPGA技术江湖 2024-12-12 35浏览
Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-11-28 92浏览
特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-11-05 216浏览
特惠|FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-11-05 228浏览
Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-08-15 497浏览
特惠|FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-08-07 417浏览
特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-08-06 407浏览
如何在Vivado中使用多个仿真集？

用多个文件执行仿真有时可能难以妥善管理。 Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。Vivado IDE 会将仿真源文件分组为仿真集，并显示在“Sources”（源文件）窗口中的文件夹内，在本地工程目录内可远程引用或存储这些仿真集。仿真集允许您定义不同的源文件，以供设计的不同阶段使用。例如，某一个仿

FPGA开发圈 2024-05-14 556浏览
五一限时特惠|FPGA图像处理专题课，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖随着数字多媒体技术的不断发展，数字图像处理技术被广泛应用于航空航天、通信、医学以及工业生产等领域中，新开发的产品在图像存储容量、图像质量、图像处理速度等方面有了新的要求。数字图像处理，一般是通过对像素的一些运算提高图像质量，在图像处理过程中，虽然处理算法简单，但是参与运算的数量大，数据需要多次重复使用。因此，图像处理往往是图像处理系统中最为耗时的环节，对整个系统速度影

FPGA技术江湖 2024-05-01 508浏览
五一限时特惠|FPGA时序分析及约束专题课线上课程，Quartus、ISE、Vivado全涉及

听说99%的同学都来这里充电吖在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并

FPGA技术江湖 2024-05-01 529浏览
如何在Vivado中使用多个仿真集？

用多个文件执行仿真有时可能难以妥善管理。 Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。Vivado IDE 会将仿真源文件分组为仿真集，并显示在“Sources”（源文件）窗口中的文件夹内，在本地工程目录内可远程引用或存储这些仿真集。仿真集允许您定义不同的源文件，以供设计的不同阶段使用。例如，某一个仿

FPGA开发圈 2024-04-30 570浏览
Vivado使用Simulink设计FIR滤波器

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可

FPGA技术江湖 2024-03-25 552浏览
Vivado™设计套件2023.2版本：加速自适应SoC和FPGA产品设计

作者：Suhel DhananiAMD 自适应 SoC 与 FPGA 事业部软件市场营销总监由于市场环境日益复杂、产品竞争日趋激烈，为了加快推出新型自适应 SoC 和 FPGA 设计，硬件设计人员和系统架构师需要探索更为高效的全新工作方式。AMD Vivado™ 设计套件可提供易于使用的开发环境和强大的工具，有助于加速大型自适应 SoC 和FPGA等系列产品的设计与上市。现在，我很高兴为大家详细介

FPGA开发圈 2023-11-02 1004浏览
为多个Vivado™工程复用远程IP高速缓存

在设计周期中，您可保留多个版本的工程，这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致每次都要重新生成 IP，很费时间。在 Vivado™ 工程设置中，您的 IP 存储库允许您将自己的 IP 添加到 Vivado IP 目录中，搭配远程 IP 高速缓存一起使用时，即可显著缩短编译时间。这篇博文解释了具体设置方法。要求：在阅读本设计输入之前，请确保您熟悉如何封装 IP 核。如需了解相关

FPGA技术江湖 2023-11-02 678浏览
脱离Vivado建立单独仿真环境软件

在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦。本公众号之前多次分享脱离vivado建立单独仿真环境的文章：摆脱Vivado单独建仿真环境的终极解决方案，【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真I

FPGA技术江湖 2023-09-27 671浏览
【软件分享】脱离Vivado建立单独仿真环境软件

在进行FPGA项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦。本公众号之前多次分享脱离vivado建立单独仿真环境的文章：摆脱Vivado单独建仿真环境的终极解决方案，【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真I

网络交换FPGA 2023-09-13 1307浏览
在Vivado中利用ReportQoRSuggestions提升QoR

简介：许多 FPGA 设计都难以达成所期望的性能目标。原因不尽相同，以下列出其中部分可能的原因：未遵循 UltraFast 设计方法时序约束不良过高资源利用率控制集过多未采用最优化时钟设置逻辑层次过多，难以达成目标性能布局规划不良布线拥塞因约束导致工具优化受限以下内容将讲解如何轻松发现并快速修复这些问题。Report QoR SuggestionsReport QoR Suggestions (R

FPGA技术江湖 2023-08-30 689浏览
Vivado设计套件助力快速编译设计并达到性能目标

Suhel DhananiAMD 自适应 SoC 与 FPGA 事业部软件营销总监在设计规模和复杂性不断增长的世界里，SoC 和 FPGA 设计需要以更低功耗提供更高性能的情况将继续在行业中存在。在 AMD，我们深知，保持领先意味着需要找到更为有效的方法，以此优化设计来实现最高性能。 AMD Vivado™ 设计套件是业界领先的由机器学习提供支持的电子设计自动化工具。这一高性能开发环境可为硬件开发

FPGA开发圈 2023-07-12 810浏览
将自定义IP（HDL）添加到Vivado模块设计（BlockDesign）

绪论使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中，一种方式是通过自定义IP，但是一旦设计的文件有问题就需要重新修改，同时需要控制接口时候还需要在AXI总线模板基础上进行修改，再同时繁琐的步骤也让人“望而却步”。下面介绍一种简单的方式。我目前使用的是 Vivado

FPGA技术江湖 2023-06-11 1176浏览
Vivado™ML2023.1现已推出！

版本亮点Vivado™ ML 2023.1 现已推出，可供下载：使用Intelligent Design Runs，Versal™ 自适应 SoC 的平均 QoR 提升 8%，UltraScale+ FPGA 的平均 QoR 提升 13%为 Versal 器件的比特流生成扩展多线程支持Report QoR Assessment (RQA) 提升 Power Design Manager (PDM

FPGA开发圈 2023-05-26 998浏览
Vivado使用进阶：读懂用好TimingReport

关注我们更多精彩等你发现!本篇是《Vivado使用误区与进阶》系列的最后一章，关于FPGA的时序分析。XDC 约束技巧》系列中讨论了XDC 约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务，写入 Vivado®中的 XDC 实际上就是用户设定的目标，Vivado对 FPGA 设计的实现过程必须以满足 XDC 中的约束为目标进行。那我们如何验证实现后的设计有没有满足时序要

FPGA技术江湖 2023-05-04 1671浏览
在Vivado中实现ECO功能

关注我们更多精彩等你发现!本篇是Xilinx已发布的《Vivado使用误区与进阶》系列：在Vivado中实现ECO功能。关于 Tcl 在 Vivado®中的应用文章从 Tcl 的基本语法和在 Vivado 中的应用展开，继上篇《用 Tcl 定制 Vivado 设计实现流程》介绍了如何扩展甚至是定制 FPGA 设计实现流程后，引出了一个更细节的应用场景：如何利用 Tcl 在已完成布局布线的设计上

FPGA技术江湖 2023-05-03 1207浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

我这，原先V10.5跑的好好的代码，更新V11后，单片机初始化时就不断重启

vaov_3734... 评论文章 2025-01-06

FreeRTOSV11.0升级了多项重要功能，兼容V10版本
这里http://www.zhefar.com/download/training/zhefar/Training%20-%20JTAG(CHS).pdf 有份培训资料挺好，是杭州哲发科技有限公司的。他们是专业JTAG方案供应商，其JTAG综合应用系统是众多杰出工程师在二十多年电子通信产品开发过程中，根据工作需要在实践中建立并完善起来的一套调试/调测/维修系统。产品经过大量验证，已经服务于众多知名公司和上市公司。 JTAG综合应用系统三大功能：板卡测试维修、PLD加载/编程和 Flash烧写/编程/加载。 www.zhefar.com 我们和好几个兄弟单位都用过，非常好！

xxdg 评论文章 2025-01-05

强大的JTAG边界扫描2-BSDL文件

资料

文库

帖子

博文

在线研讨会

EE直播间

精密半导体参数测试解决方案直播时间：01月08日 10:00

E聘热招职位