UltraScale - 电子工程专辑

UltraScale

UltraScale设备中1.25G/2.5GPON应用的突发时钟数据恢复

本文描述了在被动光网络 (PON) 中以 1.25 和 2.5 Gb/s 运行的光线终端单元 (OLT) 上实现ITU-T G.987和ITU-T G.989兼容的分数突发式时钟数据恢复（BCDR）电路。扫码阅读全文

FPGA开发圈 2024-01-23 564浏览
UltraScale设备中1.25G/2.5GPON应用的突发时钟数据恢复

本文描述了在被动光网络 (PON) 中以 1.25 和 2.5 Gb/s 运行的光线终端单元 (OLT) 上实现ITU-T G.987和ITU-T G.989兼容的分数突发式时钟数据恢复（BCDR）电路。扫码阅读全文

FPGA开发圈 2024-01-22 603浏览
在UltraScale系列FPGA上实现LVDS1:7接收视频数据

功能简述随着视频图像和帧率的不断提高，传统的视频处理接口芯片的IO LVCOMS电平不能满足带宽要求。部分视频接收芯片的输出接口采用LVDS电平。LVDS具有高速、超低功耗、低噪声和低成本的优良特性。在实际应用中，采用现场可编程门阵列(FPGA)实现高速LVDS信号接收处理是性价比较高的技术途径。随着半导体工艺的进步，FPGA的性能和集成度的不断提高，在Xilinx FPGA芯片中集成Select

FPGA开发圈 2022-08-22 1654浏览
使用加密和身份验证来保护 UltraScale/UltraScale+ FPGA 比特流的应用说明

描述使用 Vivado® Design Suite 生成加密比特流和加密密钥的分步过程。扫码立即在线下载

FPGA开发圈 2021-07-15 1381浏览
浅谈Ultrascale、Ultrascale+ Serdes与7 Series GTX/GTH的区别

在Serdes流行之前，芯片之间的数据传输主要靠低俗串行接口和并行接口（包含源同步接口和异步接口），存在诸如传输速率低、占用IO数量多、硬件连接复杂化等弊端。Serdes的出现简化了数据传输接口的硬件设计，大大提升了数据传输的速率和带宽效率。 Xilinx FPGA自Virtex-2 Pr

FPGA开发圈 2021-06-02 2980浏览
开发者分享 | 在 Zynq UltraScale 器件上通过 Vitis 创建 Linux 用户应用

点击“蓝字”关注我们

FPGA开发圈 2020-11-20 1884浏览
开发者分享 | 如何动态更改 UltraScale/UltraScale+ GTH/GTY 线速率

点击“蓝字”关注我们

FPGA开发圈 2020-08-07 3000浏览
【下载】Zynq UltraScale + MPSoC嵌入式设计教程

简介本文演示了使用Vivado设计套件和Xilinx软件开发套件构建基于Zynq UltraScale + MPSoC处理器的嵌入式设计。提供有效的嵌入式系统设计的动手教程。

FPGA开发圈 2020-07-22 1632浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

最后输出电阻的计算应该有问题，正确的应该是RO=（((R1//R2)+rbe)/(1+beta)) //R3,约等于（((R1//R2)+rbe)/(1+beta))

jy1900 评论文章 2025-03-21

一篇短文搞定共集电极放大电路
NMOS和PMOS的D、S极都是反的，搞错了吧，全网的图全是错的，我以为是个人认知的错误，结果通过Deepseek搜索的答案是我的想法是一致的。

retsen 评论文章 2025-03-20

电路又冒烟了，如何防反接？

资料

文库

帖子

博文

在线研讨会

EE直播间

不一样的热像检测 - 电子产品的热像检测技术要点和案例分享直播时间：03月26日 10:00
精准捕获瞬态信号，掌控复杂射频环境 – 实时频谱分析与录制回放直播时间：04月10日 10:00
利用高性能源表和强大的软件，实现半导体参数的测试和分析直播时间：04月17日 10:00

E聘热招职位