UCIe - 电子工程专辑

UCIe

充分释放Chiplet发展潜力，UCIe进入40Gbps传输新时代

当前，大型SoC的设计复杂度和制造难度已经超乎想象。以英伟达公司首款Blackwell芯片B200为例，其拥有2080亿个晶体管，相较于上一代H100芯片的800亿个晶体管，晶体管数量提升了近3倍，算力提升了6倍。为了构建这个“性能怪兽”，英伟达公司首次使用了Chiplet（小芯片）设计方案。目前，Chiplet已经成为“后摩尔定律时代”提升芯片性能最主要的解决方案之一。Chiplet是一种利用先

TechSugar 2024-10-16 346浏览
UCIe白皮书（终版）

转自：半导体行业观察来源：UCieUCIe是一个开放的行业互连标准，可以实现小芯片之间的封装级互连，具有高带宽、低延迟、经济节能的优点。能够满足整个计算领域，包括云端、边缘端、企业、5G、汽车、高性能计算和移动设备等，对算力、内存、存储和互连不断增长的需求。UCIe 具有封装集成不同Die的能力，这些Die可以来自不同的晶圆厂、采用不同的设计和封装方式。下载链接：《HotChips 2024大会技

智能计算芯世界 2024-09-17 663浏览
UCIe对Chiplet设计的影响：降低门槛和推动创新

重磅新课上线！连载过程中5折优惠《ESD与Latch-up: 高抗性与解决方案》优惠即将结束！《数字中后端课程》随着小芯片(chiplet )设计的出现，半导体行业正在经历重大变革，小芯片设计是一种模块化方法，可将复杂的芯片分解成更小的功能块，称为小芯片。基于 chiplet 的设计方法具有许多优势，例如提高性能、降低开发成本和加快上市时间。这种方法通过将缺陷隔离到单个模块来提高产量，通过允许不同

EETOP 2024-08-19 475浏览
3D架构中UCIe

（本文编译自electronicdesign）半导体行业中的许多巨头都在全力投入chiplet的研发，将它们堆叠到CPU、GPU和AI加速器中，然后通过2.5D和3D封装技术将它们绑定在一起，组成一个单一的大型系统级芯片（SoC）。而这些公司中的大多数也都在押注于通用chiplet UCIe技术，将其作为未来这些异构芯片相互通信的行业标准方式。全球众多大型半导体公司，甚至许多初创企业和系统公司，都

TechSugar 2024-08-16 539浏览
想要在一个封装中混合搭配多个芯片？UCIe给出了答案

如今，摩尔定律逐渐放缓，开发者凭借自身的聪明才智，探索到了一些突破物理极限的创新方法。Multi-Die设计便是其中之一，能够异构集成多个半导体芯片，提供更出色的带宽、性能和良率。而Multi-Die设计之所以成为可能，除了封装技术的进步之外，用于Die-to-Die连接的通用芯粒互连技术（UCIe）标准也是一大关键。通过混合搭配来自不同供应商，甚至基于不同代工厂工艺节点的多个芯片或小芯片，芯片开

新思科技 2024-07-02 594浏览
UCIe，将Chiplet带向何方？

UCIe（Universal chiplet interconnect express）是芯片生态系统的开放式行业互连标准，在这个生态系统中，来自多个供应商的芯片可以封装在一起。UCIe 1.0 规范定义了使用标准和先进封装技术与平面互连的互操作性。随着用于芯片三维集成的封装技术的进步，凸点互连间距逐渐缩小，我们在此探讨 UCIe 的发展。我们报告了针对封装凸点间距小至 1 µm 的连续性的die

路科验证 2024-05-07 976浏览
UCIe，困难重重

在单个封装内集成多个芯片越来越多地被视为扩展摩尔定律的下一个演进，但它也带来了无数的挑战——特别是在实现集成来自不同供应商的即插即用小芯片的普遍接受的标准方面。“在某些方面，人们已经在这样做了，”英特尔高级研究员兼 UCIe 联盟主席 Debendra Das Sharma 说道。“他们将多个芯片放在同一个封装上，我们几十年来一直在这样做，追溯到多芯片模块(MCM)。如果你看看我们今天的主流 CP

路科验证 2024-02-23 671浏览
一文读懂Chiplet互连标准UCIe

Universal Chiplet Interconnect Express，是Intel、AMD、ARM、高通、三星、台积电、日月光、Google Cloud、Meta和微软等公司联合推出的Die-to-Die互连标准，其主要目的是统一Chiplet（芯粒）之间的互连接口标准，打造一个开放性的Chiplet生态系统。UCIe在解决Chiplet标准化方面具有划时代意义。Mega-Trends i

启芯硬件 2024-01-29 1544浏览
UCIe协议和技术（HotChips2023）

Universal Chiplet Interconnect Express (UCIe)® 是一个开放的行业互连标准，可以实现小芯片之间的封装级互连，具有高带宽、低延迟、经济节能的优点。能够满足整个计算领域，包括云端、边缘端、企业、5G、汽车、高性能计算和移动设备等，对算力、内存、存储和互连不断增长的需求。UCIe 具有封装集成不同Die的能力，这些Die可以来自不同的晶圆厂、采用不同的设计和封

智能计算芯世界 2023-12-11 814浏览
UCIe封装与异构算力集成

本文来自“2023新型算力中心调研报告（2023）”。更多内容参考“《海光CPU+DCU技术研究报告合集（上）》 ”，“《海光CPU+DCU技术研究报告合集（下）》 ”和“龙芯CPU技术研究报告合集”，“UCIe白皮书（终版）”。UniversalChiplet Interconnect Express (UCIe)® 是一个开放的行业互连标准，可以实现小芯片之间的封装级互连，具有高带宽、低延迟、

智能计算芯世界 2023-11-06 837浏览
PCIe/CXL/UCIe/DDR/UWB/Wi-Fi/7智连未来新技术研讨会-苏州站|10月20日

会议时间：2023年10月20日会议地点：苏州万怡酒店多功能厅2+3随着云计算、大数据、人工智能、5G+等信息通信技术的快速发展背景下，“算力网络”成为了是新一代的热词。半导体和芯片技术的发展各种智能设备已经逐渐渗入了我们的生活，小至电子表、手机，大到电脑、服务器，甚至超级计算机里到处充斥着数据交互与处理。算力网络时代已经到来。本次研讨会将着眼于算力时代背景下基础算力设施建设技术与5.5G相关技术

EETOP 2023-10-17 704浏览
算力世界的变革：Chiplets与UCIe互联技术

光学可重构人工智能？芝能智芯出品算力时代计算领域正在迅速演变，对更强大、更高效系统的需求不断增长。生成式人工智能推动了数据量在极高速度和极低延迟下的指数级增长。传统的算力系统通常采用单片式设计，将中央处理器（CPU）、内存和I/O接口等所有组件集成到一个单一的芯片上。尽管这种方法多年来一直发挥着重要作用，但在可伸缩性、功耗效率和灵活性方面存在一些局限。这就是Chiplets应运而生的背景。●Chi

汽车电子设计 2023-10-14 716浏览
明日开播｜了解UCIe验证：Multi-Die设计挑战，有哪些捷径可走？

新思科技 2023-10-12 577浏览
本周五｜了解UCIe验证：Multi-Die设计挑战，有哪些捷径可走？

新思科技 2023-10-11 649浏览
本周五｜了解UCIe验证：Multi-Die设计挑战，有哪些捷径可走？

新思科技 2023-10-10 707浏览
本周五｜了解UCIe验证：Multi-Die设计挑战，有哪些捷径可走？

新思科技 2023-10-09 524浏览
了解UCIe验证：Multi-Die设计挑战，有哪些捷径可走？

新思科技 2023-10-08 710浏览
标准化：Chiplet与UCIe技术

本文来自“2023新型算力中心调研报告（2023）”。更多内容参考“《海光CPU+DCU技术研究报告合集（上）》 ”，“《海光CPU+DCU技术研究报告合集（下）》 ”和“龙芯CPU技术研究报告合集”。Chiplet 的优势已经获得了充分的验证，接下来的问题就是通用化、标准化。通过标准化，来自不同供应商的芯片可以更容易地实现封装内的互联，在这个前提下，部分 IP 可以固化为芯片，而不再需要分别集成

智能计算芯世界 2023-10-07 1170浏览
UCIe如何推动Multi-Die系统一路“狂飙”？

本文转载自《TechSugar》感谢《TechSugar》对新思科技的关注《道德经》里说“图难于其易，为大于其细。天下难事，必作于易；天下大事必作于细。”其实芯片也是这样，要做大，先做小，这里的从小做起不仅是指器件建模、RTL描述或IP实现，还包括以真正的“芯粒”组合来搭建大芯片。在当前先进工艺开发的大型SoC中，根据主要功能划分出计算、存储、接口等不同模块，每个模块选择最合适的工艺制造完成后，再

新思科技 2023-02-01 1793浏览
为什么UCIe最适合多晶片系统？

文︱王树一《道德经》里说“图难于其易，为大于其细。天下难事，必作于易；天下大事必作于细。”其实芯片也是这样，要做大，先做小，这里的从小做起不仅是指器件建模、RTL描述或IP实现，还包括以真正的“芯粒”组合来搭建大芯片。在当前先进工艺开发的大型SoC中，根据主要功能划分出计算、存储、接口等不同模块，每个模块选择最合适的工艺制造完成后，再通过封装技术组合在一起，已经成为了一种常见选择。这种“硬核拼搭”

TechSugar 2023-01-16 1084浏览
从PCIe/CXL、UPI到UCIe，再从SiP到SoB

在边缘智芯发布以PCIe为中心的多路服务器架构之后，2022年3月2号行业巨头Intel、AMD、ARM等一起发布了新的互联标准UCIe，希望解决chiplet行业标准问题，在白皮书中，明确指出UCIe将和PCIe/CXL协同，同时指明了UCIe在chiplet（In package）和rack space（Off Package）的应用方向。下载链接：2022 OCP全球峰会：操作系统

智能计算芯世界 2022-12-31 3508浏览
UCIe生态正在完善，Chiplet腾飞指日可待

感谢《半导体行业观察》对新思科技的关注Chiplet是摩尔定律放缓情况下，持续提高SoC高集成度和算力的重要途径。目前业内已有多家企业发布了基于Chiplet技术的芯片，Chiplet俨然已成为各芯片厂商进入下一个关键创新阶段并打破功率-性能-面积（PPA）天花板的一个绝佳技术选择。采用Chiplet的方式，可将不同功能的芯片通过2D或2.5D/3D的封装方式组装在一起，并可以以异构的方式在不同工

新思科技 2022-11-02 1053浏览
UCIe白皮书：Chiplet技术标准及生态

转自：半导体行业观察来源：UCIeUniversalChiplet Interconnect Express (UCIe)® 是一个开放的行业互连标准，可以实现小芯片之间的封装级互连，具有高带宽、低延迟、经济节能的优点。能够满足整个计算领域，包括云端、边缘端、企业、5G、汽车、高性能计算和移动设备等，对算力、内存、存储和互连不断增长的需求。UCIe 具有封装集成不同Die的能力，这些Die可以来自

智能计算芯世界 2022-07-17 2545浏览
芯报丨奇异摩尔正式加入UCIe行业联盟

聚焦:人工智能、芯片等行业欢迎各位客官关注、转发每日芯报0606期❶奇异摩尔正式加入UCIe行业联盟奇异摩尔（上海）集成电路设计有限公司作为国内首批企业，正式加入UCIe产业联盟。奇异摩尔是一家Chiplet产品及服务提供商，加入UCIe联盟，是为与行业协力进一步发展、支持Chiplet生态系统，推动芯片行业创新。❷琻捷电子成功收购聚洵半导体，补强电源芯片业务南京英锐创电子科技有限公司（琻捷电子）

AI芯天下 2022-06-06 1181浏览
IoT每日热点|2021年全球半导体设备销售额达1026亿美元；国产IP企业芯耀辉正式加入小芯片UCIe产业联盟

本文来源：物联传媒芯片/半导体1、2021年全球半导体设备销售额达1026 亿美元：激增44%，中国成最大市场4月12日，国际半导体产业协会(SEMI)发布报告称，2021年全球半导体制造设备销售额激增，相比2020 年的 712亿美元增长了 44%，达到1026 亿美元的历史新高。报告指出，中国第二次成为半导体设备的最大市场，销售额增长58%，达到 296亿美元，这是连续第四年增长。韩国是第二大

物联传媒 2022-04-13 1692浏览

正在努力加载更多...

广告

今日新闻

热门文章排行

广告

最新评论更多>>

我这，原先V10.5跑的好好的代码，更新V11后，单片机初始化时就不断重启

vaov_3734... 评论文章 2025-01-06

FreeRTOSV11.0升级了多项重要功能，兼容V10版本
这里http://www.zhefar.com/download/training/zhefar/Training%20-%20JTAG(CHS).pdf 有份培训资料挺好，是杭州哲发科技有限公司的。他们是专业JTAG方案供应商，其JTAG综合应用系统是众多杰出工程师在二十多年电子通信产品开发过程中，根据工作需要在实践中建立并完善起来的一套调试/调测/维修系统。产品经过大量验证，已经服务于众多知名公司和上市公司。 JTAG综合应用系统三大功能：板卡测试维修、PLD加载/编程和 Flash烧写/编程/加载。 www.zhefar.com 我们和好几个兄弟单位都用过，非常好！

xxdg 评论文章 2025-01-05

强大的JTAG边界扫描2-BSDL文件

资料

文库

帖子

博文

在线研讨会

EE直播间

精密半导体参数测试解决方案直播时间：01月08日 10:00

E聘热招职位