随着集成电路器件尺寸的不断微缩，全包围环形栅（Gate-all-around）器件成为先进工艺节点的重要技术，然而GAA器件工艺复杂，技术挑战巨大。
上海集成电路材料研究院联合中科院上海微系统所研发具有内嵌空腔的SOI衬底（Void Embedded Silicon on Insulator，即VESOI）（图1），并成功应用于GAA器件的制备。
图1 SOI与VESOI衬底对比
研发团队制备出8英寸VESOI衬底（图2），实现了空腔结构在SOI衬底中的高密度排列。在8英寸VESOI衬底上，利用与普通平面CMOS工艺完全兼容的工艺流程，制备出GAA器件（图3）。
图2 8英寸VESOI衬底实物图
图3 GAA器件流程简要示意图
VESOI GAA器件的栅极完全包裹了导电沟道，沟道上方和下方的栅氧层厚度一致，并表现出了优异的电学性能（图4），其最小亚阈值斜率小于63mV/dec，电流密度较平面SOI器件最高可提升150%以上。
图4 基于VESOI衬底的GAA器件表现出优良电学性能
与目前常用的GAA器件工艺相比，VESOI GAA器件工艺大大简化，并可兼容大部分工艺节点。VESOI GAA既可用于先进工艺节点器件，也可对成熟工艺节点进行性能升级。
研发团队同时还在开发将VESOI应用于传感器、射频器件等一系列技术，以期满足更广泛的应用需求。
上海集成电路材料研究院
上海集成电路材料研究院由中国科学院上海微系统与信息技术研究所和上海硅产业集团股份有限公司发起组建，聚焦集成电路衬底材料、工艺材料和前沿技术的研发与产业化。
