一、射频通信基础知识科普，超通俗解释！老司机忽略
一、电磁波
电磁波是能量的一种，凡是高于绝对零度的物体，都会释出电磁波。电与磁可说是一体两面，电流会产生磁场，变动的磁场则会产生电流。变化的电场和变化的磁场构成了一个不可分离的统一的场。
在低频的电振荡中，磁电之间的相互变化比较缓慢，其能量几乎全部返回原电路而没有能量辐射出去；在高频率的电振荡中，磁电互变甚快，能量不可能全部返回原 振荡电路，于是电能、磁能随着电场与磁场的周期变化以电磁波的形式向空间传播出去，不需要介质也能向外传递能量，这就是一种辐射。
二、直射波
类比：在桌球这项运动中，很多规律很像电磁波的规律。假若直接撞击球中心打出去的时候假使没有任何阻挡，球将沿直线运行，好比直射波。
由发射天线沿直线到达接收点的无线电波，被称为直射波。自由空间电波传播是电波在真空中的传播，是一种理想传播条件。电波在自由空间传播时，可以认为是直射波传播，其能量既不会被障碍物吸收，也不会产生反射或散射。
三、反射波
类比：我们还以桌球运动为例，如果打出的球碰到的桌边，它就按照反射角等入射角的规律运行，好比反射波。
应用：在高速铁路无线覆盖选站的时候，要关注无线电波的入射角问题。备选站址不能太远，否则入射角太大，进入车厢内的折射能力就减少，一般会选取离铁路100米左右的站址。
无线信号是通过地面或其他障碍物反射到达接收点的，称为反射波。反射发生于地球表面、建筑物和墙壁表面。反射波是在两种密度不同的传播媒介的分界面中才会发生，分界面媒质密度差越大，波的反射量越大，折射量越小。波的入射角越小，反射量越小，折射量越大。
四、绕射波
当接收机和发射机之间的无线路径被尖利的边缘阻挡时，无线电波绕过障碍物而传播的现象称为绕射。绕射时，波的路径发生了改变或弯曲。由阻挡表面产生的二次波散布于空间，甚至于阻挡体的背面。绕射损耗是各种障碍物对无线电波传输所引起的损耗 。
五、散射波
类比：还是以打桌球为例(^∇^*)，假设在一个范围内的很多球的彼此间距不超过一个球，当母球打到这些球中间，会激起很多球向不同方向运动，很像散射。
当无线电波穿行的介质中存在小于波长的物体，且单位体积内阻挡体的个数非常巨大时，发生散射； 散射波产生于粗糙表面，小物体或其他不规则物体。在实际的通信系统中，树叶、街道标志和灯柱等会引发散射。
六、趋肤效应
类比：下大雨后，泥土路中间积满了水，大家只好沿着路边排队通过。路的有效通过面积由于积水而减少，影响了人们的出行效率。
由于导体内部的感抗对交流电的阻碍作用比表面更大，交流电通过导体时,各部分的电流密度不均匀,导体表面电流密度大（减少了截面积，增大了损耗）,这种现 象称为趋肤效应。交流电的频率越高,趋肤效应越显著,频率高到一定程度,可以认为电流完全从导体表面流过.实际应用：空心导线代替实心导线，节约材料；在高频电路中使用多股相互绝缘细导线编织成束来削弱趋肤效应。
七、多径效应
类比：小时候玩泥巴，在一个小土堆的顶端倒水，水从四处流开，很多水都渗在土里或者流到不同方向损失掉了，有部分水流通过不同路径、不同时间汇到一个低洼的地方。
无线电波的多径效应是指信号从发射端到接收端常有许多时延不同、损耗各异的传输路径，可以是直射、反射或是绕射，不同路径的相同信号在接受端叠加就会增大或减小接收信号的能量的现象。
八、阴影效应
类比：和煦的阳光普照大地的时候，树木、房屋就有影子，这个影子不是完全的黑暗，是一种强度减弱很多的光。
在传播路径上，无线电波遇到地形不平、高低不等的建筑物、高大的树木等障碍物的阻挡时，在阻挡物的后面，会形成电波信号场强较弱的阴影区，这个现象就叫做阴影效应。
九、菲涅尔区
类比：有时候，人眼最有效的视力范围也是一个椭球体。椭球体之外的东西虽然也能看到，但是已经不是特别的清晰。一个训练有素的射击运动员，他的有效视力范围一定集中在他和目标的半径非常小的椭球体内。
菲涅尔区是一个椭球体，收发天线位于椭球的两个焦点上。这个椭球体的半径就是第一菲涅尔半径。在自由空间，从发射点辐射到接收点的电磁能量主要是通过第一菲涅尔区传播的，只要第一菲涅尔区不被阻挡，就可以获得近似自由空间的传播条件。
为保证系统正常通信，收发天线架设的高度要满足使它们之间的障碍物尽可能不超过其菲涅尔区的20％，否则电磁波多径传播就会产生不良影响，导致通信质量下降，甚至中断通信。
十、慢衰落和快衰落
类比：在股市下降过程中，虽然其分时曲线波动剧烈，但是5周线变化比较缓慢；另一种情况下，股价的分时瞬时值变化剧烈，很像快衰落。
无线电波传播过程中，信号强度曲线的中值呈现慢速变化，叫做慢衰落。慢衰落反映的是瞬时值加权平均后的中值，反映了中等范围内数百波长量级接收电平的均值变化，一般遵从对数正态分布。
慢衰落产生的原因：
1）路径损耗；
2）阴影效应导致的信号衰落等。
快衰落就是接收信号场强值的瞬时快速起伏、快速变化的现象。快衰落是由于各种地形、地物、移动体引起的多径传播信号在接收点相叠加，由于接收的多径信号的 相位不同、频率、幅度也有所变化，导致叠加以后的信号幅度波动剧烈。在移动台高速运行的时候，接收到的无线信号的载频范围随时间不断变化，也可引起叠加信 号幅度的剧烈变化。
一般快衰落可以细分为：
1）多径效应引起空间选择性衰落，即不同的地点、不同的传输路径衰落特性不一样；
2）载波频率的变化引起载波宽度范围超出了相干带宽的范围，引起的信号失真，叫做频率选择性衰落；
3）多普勒效应或多径效应可以引起不同信号到达接收点的时间差不一样，超过相干时间，引起的信号失真叫时间选择性衰落。
二、科普：芯片测试 知识
做一款芯片最基本的环节是设计->流片->封装->测试，芯片成本构成一般为人力成本20%，流片40%，封装35%，测试5%【对于先进工艺，流片成本可能超过60%】。
测试其实是芯片各个环节中最“便宜”的一步，在这个每家公司都喊着“Cost Down”的激烈市场中，人力成本逐年攀升，晶圆厂和封装厂都在乙方市场中“叱咤风云”，唯独只有测试显得不那么难啃，Cost Down的算盘落到了测试的头上。
但仔细算算，测试省50%，总成本也只省2.5%，流片或封装省15%，测试就相当于免费了。但测试是产品质量最后一关，若没有良好的测试，产品PPM【百万失效率】过高，退回或者赔偿都远远不是5%的成本能代表的。
主要分三大类：芯片功能测试、性能测试、可靠性测试，芯片产品要上市三大测试缺一不可。
功能测试看芯片对不对
性能测试看芯片好不好
可靠性测试看芯片牢不牢
功能测试，是测试芯片的参数、指标、功能，用人话说就是看你十月怀胎生下来的宝贝是骡子是马拉出来遛遛。
性能测试，由于芯片在生产制造过程中，有无数可能的引入缺陷的步骤，即使是同一批晶圆和封装成品，芯片也各有好坏，所以需要进行筛选，人话说就是鸡蛋里挑石头，把“石头”芯片丢掉。
可靠性测试，芯片通过了功能与性能测试，得到了好的芯片，但是芯片会不会被冬天里最讨厌的静电弄坏，在雷雨天、三伏天、风雪天能否正常工作，以及芯片能用一个月、一年还是十年等等，这些都要通过可靠性测试进行评估。
那要实现这些测试，我们有哪些手段呢？
测试方法：板级测试、晶圆CP测试、封装后成品FT测试、系统级SLT测试、可靠性测试，多策并举。
板级测试，主要应用于功能测试，使用PCB板+芯片搭建一个“模拟”的芯片工作环境，把芯片的接口都引出，检测芯片的功能，或者在各种严苛环境下看芯片能否正常工作。需要应用的设备主要是仪器仪表，需要制作的主要是EVB评估板。
晶圆CP测试，常应用于功能测试与性能测试中，了解芯片功能是否正常，以及筛掉芯片晶圆中的故障芯片。CP【Chip Probing】顾名思义就是用探针【Probe】来扎Wafer上的芯片，把各类信号输入进芯片，把芯片输出响应抓取并进行比较和计算，也有一些特殊的场景会用来配置调整芯片【Trim】。需要应用的设备主要是自动测试设备【ATE】+探针台【Prober】+仪器仪表，需要制作的硬件是探针卡【Probe Card】。
封装后成品FT测试，常应用与功能测试、性能测试和可靠性测试中，检查芯片功能是否正常，以及封装过程中是否有缺陷产生，并且帮助在可靠性测试中用来检测经过“火雪雷电”之后的芯片是不是还能工作。需要应用的设备主要是自动测试设备【ATE】+机械臂【Handler】+仪器仪表，需要制作的硬件是测试板【Loadboard】+测试插座【Socket】等。
系统级SLT测试，常应用于功能测试、性能测试和可靠性测试中，常常作为成品FT测试的补充而存在，顾名思义就是在一个系统环境下进行测试，就是把芯片放到它正常工作的环境中运行功能来检测其好坏，缺点是只能覆盖一部分的功能，覆盖率较低所以一般是FT的补充手段。需要应用的设备主要是机械臂【Handler】，需要制作的硬件是系统板【System Board】+测试插座【Socket】。
可靠性测试，主要就是针对芯片施加各种苛刻环境，比如ESD静电，就是模拟人体或者模拟工业体去给芯片加瞬间大电压。再比如老化HTOL【High Temperature Operating Life】，就是在高温下加速芯片老化，然后估算芯片寿命。还有HAST【Highly Accelerated Stress Test】测试芯片封装的耐湿能力，待测产品被置于严苛的温度、湿度及压力下测试，湿气是否会沿者胶体或胶体与导线架之接口渗入封装体从而损坏芯片。当然还有很多很多手段，不一而足，未来专栏讲解。
测试类别与测试手段关系图
芯片测试绝不是一个简单的鸡蛋里挑石头，不仅仅是“挑剔”“严苛”就可以，还需要全流程的控制与参与。
从芯片设计开始，就应考虑到如何测试，是否应添加DFT【Design for Test】设计，是否可以通过设计功能自测试【FuncBIST】减少对外围电路和测试设备的依赖。
在芯片开启验证的时候，就应考虑最终出具的测试向量，应把验证的Test Bench按照基于周期【Cycle base】的方式来写，这样生成的向量也更容易转换和避免数据遗漏等等。
在芯片流片Tapout阶段，芯片测试的方案就应制定完毕，ATE测试的程序开发与CP/FT硬件制作同步执行，确保芯片从晶圆产线下来就开启调试，把芯片开发周期极大的缩短。
最终进入量产阶段测试就更重要了，如何去监督控制测试良率，如何应对客诉和PPM低的情况，如何持续的优化测试流程，提升测试程序效率，缩减测试时间，降低测试成本等等等等。
所以说芯片测试不仅仅是成本的问题，其实是质量+效率+成本的平衡艺术！
｜推荐阅读｜
© 滤波器 微信公众号
