【干货免费领】
ADI智库力作《267页电源知识精选》：点我
凡亿学员 Altium 124讲63页超长学习笔记：点我
70G硬件设计资料汇总免费送：点我
PCB设计中，需要遵循很多规则，以保证PCB质量，今天诚哥汇总了20个，抓紧收藏吧。为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则，使用10W的间距时，可以达到98%的电场不互相干扰。由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边沿效应。解决的办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小；
在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；
在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离；
对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。
串扰（Cross Talk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用，克服串扰的主要措施是：加大平行布线的间距，遵循3W规则；
在平行线间插入接地的隔离线；
减小布线层与地平面的距离；
对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。即相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰。（相邻层信号不平行即可，实际情况不一定非要正交，受限于走线空间）
考虑到空间有限时，特别是信号速率较高时，插入地平面隔离各布线层，用地信号线隔离各信号线。
不容许出现浮空多余的走线，为了避免产生"天线效应"，减少不必要的干扰辐射。
同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。
在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。
在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。防止信号线在不同层间形成自环，在多层板设计中容易发生此类问题，自环将引起辐射干扰。尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。即短线规则，走线尽量短，特别是重要的信号线如时钟线。添加必要的去耦电容，电源先经过电容滤波后再给器件使用，去耦电容遵从靠近原则。不同频率的器件，一般高速放在接口处，关于地平面，考虑将两者的地分割，然后在接口处单点连接。
对混合电路，有的将数字和模拟分别放在PCB的两面，中间用地层隔离。
孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。
对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。|本文转载自网络，如涉及作品内容、版权和其它问题，请于联系工作人员微（biyao3798），我们将在第一时间和您对接删除处理!●【好课推荐】【实用课程】找不到提高射频电路技能的途径？《90天射频电路开发入门到精通线上特训班》第三期11月30日开班，欲报从速...●【技术文章】【原创干货】高速信号是否需要包地处理●【干货资料】104条PCB设计技巧问答|画板无忧！●【技术干货】PADS学这个就够？无模命令整理大全
