降低FPGA的学习门槛一直是我们硬禾/电子森林在努力去做的事情，小脚丫FPGA的诞生也是基于此目标，在过去的3年里，小脚丫已经进入全国上百所高校，成为了高校数字电路教学的支撑实验和课程设计的平台。
伴随着RISC-V这款开源处理器架构的火热，高校的计算机系统架构教学系统也强烈需要低成本、低学习门槛的FPGA平台以便让学生能够自己动手搭建RISC-V处理器，是否可行？华南理工大学的赖晓铮教授给出了一个明确的答复 - 通过图形化编程在我们基于Lattice FPGA的小脚丫平台上成功搭建了RISC-V。
在深圳举办的中国第一届RISC-V高峰论坛上，华南理工大学的赖晓铮老师做了一篇“图形化设计做RISC-V”的报告，基于小脚丫FPGA来实现。
论坛组织方人员
神一样存在的教授David Patterson
赖老师和David合影
赖老师在做报告
右下角出现的就是小脚丫FPGA
下面以赖老师的中文PPT的内容看一下如何通过图形化编程在小脚丫FPGA上实现RISC-V。
关注以下小程序，不断提升设计技能
硬禾小帮手- 硬件工程师的设计助手
硬禾学堂 -精英工程师的技能提升平台
更多关于RISCV的文章和资料可以点击左下角的“阅读原文”跳转到电子森林的RISC-V资料专页去阅读。
