本文由半导体产业纵横编译自日本经济新闻
高端半导体绘制电路时必须要用"光刻技术"，日本企业从中看到了机遇。铠侠、佳能和日本印刷将在 2025 年将“纳米压印”投入实际使用。预计部分工序将不再必要，资本投资将达到数百亿日元，目标工序的制造成本降低多达40%。之前被剥夺了光刻领域份额的日本，很有可能再次增加存在感。
这三家公司自 2017 年以来一直在铠侠所在的四日市工厂（三重县四日市）运行纳米压印设备，并在最近为实用化加紧技术适配。该公司工艺技术开发第二部总经理河野拓哉说：“我们已经解决了基本的技术问题，并开始考虑量产。”
在作为半导体基板的硅晶片上形成电路需要光刻工序，常通过形成电路设计图原版（掩模）并将光照射到晶片上，以转移二维电路图案。 在形成复杂的电路时，用各种掩模多次转移，逐渐形成所需的形状。
一方面，纳米压印通过照射光，同时将形成三维图案的掩膜压在晶圆感光材料的液体树脂上，以转移图案。用于数据存储的NAND闪存具有存储元件三维堆叠的复杂结构。目前线宽相当于15纳米，但未来三家公司都将进一步小型作为目标。
佳能是半导体制造设备商，在纳米压印方面，还设想将纳米压印扩展到逻辑半导体，该逻辑半导体可以处理临时记录数据的DRAM和PC的CPU等。这个想法是为了适配广大半导体制造商。未来，纳米压印预计将应用于智能手机CPU等先进半导体中。
同时，铠侠的目标是将纳米压印技术引入其闪存生产线。将来，它可能会用于研究比 15 纳米更精密的半导体。
铠侠的目标是将其引入自己的生产线
（纳米压印原型设备运行的四日市工厂）
纳米压印也引起了海外半导体制造商的注意，但由于需要广泛的技术，如设备和材料，这一方面日本目前领先。如果投入实际使用，将是世界首创。
尖端半导体使用一种称为EUV的技术进行光刻，世界上只有荷兰的ASML可以生产。该设备价格昂贵，每台约200亿日元（约合11亿人民币），并且需要专用的检测设备和大量的电力。纳米压印将减少一些昂贵的设备，预计大型工厂的安装投资将减少数百亿日元。
今年3月，英特尔宣布将投资200亿美元在亚利桑那州建设工厂。全球最大的半导体生产公司台积电也计划以120亿美元在该州建设工厂。万亿日元的巨额资金投入成了各大半导体公司的瓶颈。
由于纳米压印可以省去一部分昂贵的光刻工艺，与EUV相比，该工艺的制造成本可以降低40%，功耗可以降低90%。
在电价高于其他国家的日本，以及电力短缺严重的国家或地区，纳米压印很容易引入，也可以满足半导体制造商寻求减少二氧化碳排放的需求，因为投资者现在呼吁在制造阶段减少二氧化碳排放。
20年下半年出现的全球半导体短缺问题日益严重，半导体制造商投资增加产量的意愿日益高涨。由于目前大多数供应不足的半导体都可以利用纳米压印，因此有望在生产各种半导体方面提供支持。
但要想全面铺开，也存在问题。其中之一是细尘的影响。由于纳米压印直接将掩模压在晶圆上，因此灰尘附着导致的不良品率增加。为了减少制造过程中的粉尘产生，有必要与设备和材料制造商合作进行改进。
>>>> 日本卷土重来的一种方式
建设先进半导体新工厂需要数千亿至万亿日元的投资。如果能够在制造过程中使用纳米压印，可以减少数百亿日元的资本投资和运行成本，对于资金和成本优势落后于世界领先企业的日本半导体产业来说，可能是卷土重来的一种方式。
日本在半导体全球市场的份额不到一成。在半导体方面，线宽小于40纳米的半导体已外包给台积电等海外制造商。正如日本企业以公私合营方式，吸引台积电在熊本县新建工厂一样，有能力投资的参与者不多。
美国半导体工业协会（SIA）编制的一项调查表明，中韩、日美之间运营一家内存工厂的成本相差20-40%。这是因为政府有很多补贴和优惠政策，而且电力和劳动力成本比日本便宜。纳米压印的出现有助于提高竞争力水平。
在制造设备方面，日本拥有约30%的全球市场份额，但10纳米以下线程的EUV由ASML垄断。纳米压印也有可能在这方面闯出天地。
大日本印刷株式会社的负责人说：“我们终于达到了技术突破，来自半导体制造商的问询数量正在增加。”虽然在实际使用上还存在问题，但市场对源自日本的制造技术的期望很高。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
