面包芯语

浅谈“数字电路”的学习（9） - 小脚丫上实现4位加法器并数码管显示结果

原创 电子森林 2021-10-10 15:20
示波器品牌知多少？ 入门级示波器调查

在上次的文章 - 浅谈“数字电路”的学习（8）- 编码器、译码器、多路复用器、解复用器的关系和应用 - 中，我梳理了一下数字电路教程中组合逻辑部分的一些典型逻辑应用和他们之间的关系，并通过一个简单的2:4译码器、3:8译码器来学习了一下用Verilog代码如何实现这些逻辑。


作为组合逻辑部分的总结篇，我们用小脚丫FPGA核心板来实现一个4位加法器的功能，正巧小脚丫板上有：

  • 4个开关 - 可以做加法器的4位二进制的加数，可以实现十进制0、1、2...15的输入；

  • 4个按键 - 可以做加法器的4位二进制的加数，在组合逻辑部分还没有涉及到按键的消抖功能，且同时按多个键相对于开关困难一些，因此我们至少可以用这4个按键的任意一个实现十进制的0、1、2、4、8的输入；

  • 2个数码管 - 即便4个按键同时按下，最大输入的值也就15，因此此加法器能够产生的最大输出值为30，用一个数码管显示个位数，会显示0-9；另一个数码管显示十位数，会显示0-3；

  • 8个分立的LED - 可以选择其中的4个作为4位二进制加法器的进位显示，发生进位的时候相应的LED就会亮。

用小脚丫FPGA做4位加法器实验的硬件配置


板上的硬件条件齐全，就要用Verilog代码来实现逻辑了。


相对于前期我们讲述的例子，这个项目复杂的地方在于它包含了以下几个部分的知识点：

  • 加法器 - 如何使用1位的全加器、1位的半加器构成一个4位的二进制加法器；

  • 二进制转BCD码的解码 - 我们用4位二进制加法器实现的结果，在我们人类的认知里其实是十进制的，要用数码管以十进制的方式在两个数码管上将结果显示出来，这就需要我们先将二进制的加法结果（加上进位共5位二进制数据）转换为两个十进制的数值来表示；

  • 7段（加上小数点8段）数码管的显示驱动 - 点亮数码管上的7根LED，通过这7根LED的组合生成我们认知的数字0、1、2、3、4、5、6、7、8、9，将要显示的数字映射到这7段LED上就需要一个编码的过程，有的文章也说是解码（decoder），总之是码制的转换过程

所以，这算是一个综合性的项目，用FPGA通过Verilog编程来实现也能体会到由一个项目由多个Module构成的方式，并能够理解我们常说的“并行”处理的含义

代码的架构如下面的框图所示：

顶层功能模块add_4bits调用其它的几个并行执行的module，并定义了与外界打交道的输入输出管脚。代码如下：

module adder_4bits(sw,key,seg_led_1,seg_led_2,led_carry);input [3:0] sw;input [3:0] key;output [8:0] seg_led_1;output [8:0] seg_led_2;output [3:0] led_carry; wire [3:0] input1;wire [3:0] input2;wire [3:0] answer; wire  carry_out;wire [3:0] carry; assign input1 = sw;assign input2 = ~key; genvar i;generate    for(i=0;i<4;i=i+1)       begin: generate_N_bit_Adder   if(i==0)        half_adder f(input1[0],input2[0],answer[0],carry[0]);   else       full_adder f(input1[i],input2[i],carry[i-1],answer[i],carry[i]);     end   assign carry_out = carry[3];endgenerate  assign led_carry = ~carry; wire [4:0] sum;assign sum = {carry_out,answer}; wire [3:0] seg1_input;wire [3:0] seg2_input; binary2bcd b2b(sum,seg1_input,seg2_input); LED display_answer(seg1_input,seg2_input,seg_led_1,seg_led_2); endmodule   module half_adder(x,y,s,c);input x,y;output s,c;
assign s=x^y;assign c=x&y;endmodule // half adder module full_adder(x,y,c_in,s,c_out);input x,y,c_in;output s,c_out;
assign s = (x^y) ^ c_in;assign c_out = (y&c_in)| (x&y) | (x&c_in);endmodule // full_adder

要注意的是，在小脚丫FPGA板上，出于让同学们遇到问题才能学习的考虑，我们特别将开关和按键的缺省状态设置成了两种不同的方式，4个开关缺省状态为低电平，开关闭合时该管脚电平拉高；4个按键缺省状态为高电平，按下时该管脚电平为低；故在代码中做了取反～的处理（体会开关的状态以及Verilog对反相信号的处理方式，在使用中体会开关和按键的不同）。


二进制转BCD码在网上有很多文章介绍，常用的方法为移位➕3的方式，只需要短短几行代码就可以实现，关于其原理大家可以自行搜索一下，我也在下面的代码的注释部分附上了这部分代码供同学们参考。考虑到两个4位加法输出的结果只有5位二进制、对应的最多31种结果，我们要做的就是将这5位二进制映射到2个10进制的数字上，有点类似5-32的译码操作，在这里我们使用查找表的方式来构建，主要也是让同学们体会查找表的灵活性、构建方法和Verilog的语法。要知道的是FPGA内部的逻辑都是基于查找表的方式来实现的。

module binary2bcd(binary_data,tens,ones);input [4:0] binary_data;output reg [3:0] tens;output reg [3:0] ones; always @*case(binary_data)    5'd0:         begin            tens = 4'd0;            ones = 4'd0;        end    5'd1:        begin            tens = 4'd0;            ones = 4'd1;        end    5'd2:        begin            tens = 4'd0;            ones = 4'd2;        end    5'd3:        begin            tens = 4'd0;            ones = 4'd3;        end    5'd4:        begin            tens = 4'd0;            ones = 4'd4;        end    5'd5:        begin            tens = 4'd0;            ones = 4'd5;        end    5'd6:        begin            tens = 4'd0;            ones = 4'd6;        end    5'd7:        begin            tens = 4'd0;            ones = 4'd7;        end    5'd8:        begin            tens = 4'd0;            ones = 4'd8;        end    5'd9:        begin            tens = 4'd0;            ones = 4'd9;        end    5'd10:         begin            tens = 4'd1;            ones = 4'd0;        end    5'd11:        begin            tens = 4'd1;            ones = 4'd1;        end    5'd12:        begin            tens = 4'd1;            ones = 4'd2;        end    5'd13:        begin            tens = 4'd1;            ones = 4'd3;        end    5'd14:        begin            tens = 4'd1;            ones = 4'd4;        end    5'd15:        begin            tens = 4'd1;            ones = 4'd5;        end    5'd16:        begin            tens = 4'd1;            ones = 4'd6;        end    5'd17:        begin            tens = 4'd1;            ones = 4'd7;        end    5'd18:        begin            tens = 4'd1;            ones = 4'd8;        end    5'd19:        begin            tens = 4'd1;            ones = 4'd9;        end    5'd20:         begin            tens = 4'd2;            ones = 4'd0;        end    5'd21:        begin            tens = 4'd2;            ones = 4'd1;        end    5'd22:        begin            tens = 4'd2;            ones = 4'd2;        end    5'd23:        begin            tens = 4'd2;            ones = 4'd3;        end    5'd24:        begin            tens = 4'd2;            ones = 4'd4;        end    5'd25:        begin            tens = 4'd2;            ones = 4'd5;        end    5'd26:        begin            tens = 4'd2;            ones = 4'd6;        end    5'd27:        begin            tens = 4'd2;            ones = 4'd7;        end    5'd28:        begin            tens = 4'd2;            ones = 4'd8;        end    5'd29:        begin            tens = 4'd2;            ones = 4'd9;        end    5'd30:        begin            tens = 4'd3;            ones = 4'd0;        end    5'd31:        begin            tens = 4'd3;            ones = 4'd1;        endendcase /*integer i; always @(binary_data)begin    tens = 4'd0;    ones = 4'd0;     for (i=7; i >= 0; i=i-1)    begin        if (tens>=5)            tens = tens +3;        if (ones >= 5)            ones = ones +3;        tens = tens << 1;        tens[0] = ones[3];        ones = ones << 1;        ones[0] = binary_data[i];    endend*/ endmodule

至于2个7段数码管的显示驱动，由于小脚丫FPGA核心板上管脚比较富裕，采用了直接映射的方式，在很多管脚受限的应用场景需要用到动态扫描的方式或通过专用的芯片来扩展，在后面时序逻辑部分的示例中会再讲。

2个7段数码管的显示驱动代码如下：

// ********************************************************************// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<<// ********************************************************************// File name    : segment.v// Module name  : segment// Author       : STEP// Description  : segment initial// Web          : www.stepfpga.com// // --------------------------------------------------------------------// Code Revision History : // --------------------------------------------------------------------// Version: |Mod. Date:   |Changes Made:// V1.0     |2021/10/08   |Initial ver// --------------------------------------------------------------------// Module Function:数码管的译码模块初始化 module LED (seg_data_1,seg_data_2,seg_led_1,seg_led_2);   input [3:0] seg_data_1;        //数码管需要显示0~9十个数字，所以最少需要4位输入做译码  input [3:0] seg_data_2;        //小脚丫上第二个数码管  output [8:0] seg_led_1;        //在小脚丫上控制一个数码管需要9个信号 MSB~LSB=DIG、DP、G、F、E、D、C、B、A  output [8:0] seg_led_2;        //在小脚丫上第二个数码管的控制信号  MSB~LSB=DIG、DP、G、F、E、D、C、B、A   reg [8:0] seg [9:0];            //定义了一个reg型的数组变量，相当于一个10*9的存储器，存储器一共有10个数，每个数有9位宽   initial                         //在过程块中只能给reg型变量赋值，Verilog中有两种过程块always和initial                                   //initial和always不同，其中语句只执行一次      begin        seg[0] = 9'h3f;               //对存储器中第一个数赋值9'b00_0011_1111,相当于共阴极接地，DP点变低不亮，7段显示数字  0        seg[1] = 9'h06;               //7段显示数字  1        seg[2] = 9'h5b;               //7段显示数字  2        seg[3] = 9'h4f;               //7段显示数字  3        seg[4] = 9'h66;               //7段显示数字  4        seg[5] = 9'h6d;               //7段显示数字  5        seg[6] = 9'h7d;               //7段显示数字  6        seg[7] = 9'h07;               //7段显示数字  7        seg[8] = 9'h7f;               //7段显示数字  8        seg[9] = 9'h6f;               //7段显示数字  9        end assign seg_led_1 = seg[seg_data_1]; //连续赋值，这样输入不同四位数，就能输出对于译码的9位输出assign seg_led_2 = seg[seg_data_2]; endmodule

大家看到了这段代码有详细的注释，是不是感觉可读性增加了很多？这是我们Web IDE中的案例代码，可以直接复制到你自己的项目中来使用，作为一种示例，也是希望大家能够体会到注释的重要性，以后在自己的项目中加强这方面的规范性。


** 由于微信的编辑器对Verilog代码的格式识别和支持不够，显示的效果与我们Web IDE上不同。


代码编写完毕，在Web IDE中点击“逻辑综合”，系统会根据你的顶层文件自动提取端口的管脚，让你非常便捷给相应的信号绑定器件的管脚，如下图示。


绑定完管脚，点击保存 - -》 FPGA映射，生成可以下载的jed文件，鼠标指向下载JED文件的图标，右键保存到StepFPGA16的盘里，就完成了对FPGA的编程，你手里的小脚丫FPGA就成了一个4位的加法器。


来看看最终的结果：


搞定！


如果你也能够独立完成这个项目，那你：

  • 对数字电路部分的组合逻辑有了非常深刻的认识；

  • 对FPGA的使用，尤其是管脚的配置、外设的状态、显示器件的使用有了深刻的认识；

  • 对Verilog的语法使用有了更多、更深入的体会，包括多module的设计思路、module之间的接口、并行执行等。


来试一试吧。


周末愉快！


  • 浅谈“数字电路”的学习（1）- 我们身处的“数字逻辑”世界

  • 浅谈“数字电路”的学习（2）- 在兴趣和体验中高效学习

  • 浅谈“数字电路”的学习（3）- 不需要安装软件、人人一学就会的FPGA学习板

  • 浅谈"数字电路"的学习  (4) - 学用FPGA从点灯开始

  • 浅谈“数字电路”的学习（5） -  “组合逻辑”的学习逻辑。

  • 浅谈“数字电路”的学习（6） - 看视频了解什么是FPGA？
    浅谈“数字电路”的学习（7）- 一切数字计算的核心功能、被教程忽略的加法器

  • 浅谈“数字电路”的学习（8）- 编码器、译码器、多路复用器、解复用器的关系和应用


硬禾小帮手 - 学习硬件设计的随身助手

硬禾学堂 - 电子技术在线学习平台

登录阅读全文
免责声明： 该内容由专栏作者授权发布或作者转载，目的在于传递更多信息，并不代表本网赞同其观点，本站亦不保证或承诺内容真实性等。若内容或图片侵犯您的权益，请及时联系本站删除。侵权投诉联系：  nick.zong@aspencore.com！
电子森林 讲述电子工程师需要掌握的重要技能： PCB设计、FPGA应用、模拟信号链路、电源管理等等；不断刷新的行业新技术 - 树莓派、ESP32、Arduino等开源系统；随时代演进的热点应用 - 物联网、无人驾驶、人工智能....
评论
  • 电气系统中，如何选择一款最为适配的数字隔离芯片？
    数字隔离芯片是一种实现电气隔离功能的集成电路，在工业自动化、汽车电子、光伏储能与电力通信等领域的电气系统中发挥着至关重要的作用。其不仅可令高、低压系统之间相互独立，提高低压系统的抗干扰能力，同时还可确保高、低压系统之间的安全交互，使系统稳定工作，并避免操作者遭受来自高压系统的电击伤害。典型数字隔离芯片的简化原理图值得一提的是，数字隔离芯片历经多年发展，其应用范围已十分广泛，凡涉及到在高、低压系统之间进行信号传输的场景中基本都需要应用到此种芯片。那么，电气工程师在进行电路设计时到底该如何评估选择一
    华普微HOPERF 2025-01-20 16:50 122浏览
  • PCB设计第058篇 如何打开IPC-2581格式的PCB加工文件
        IPC-2581是基于ODB++标准、结合PCB行业特点而指定的PCB加工文件规范。    IPC-2581旨在替代CAM350格式，成为PCB加工行业的新的工业规范。    有一些免费软件，可以查看（不可修改）IPC-2581数据文件。这些软件典型用途是工艺校核。    1. Vu2581        出品：Downstream     
    电子知识打边炉 2025-01-22 11:12 134浏览
  • 【工程师故事】+2024年总结之做技术不能想当然
    2024年是很平淡的一年，能保住饭碗就是万幸了，公司业绩不好，跳槽又不敢跳，还有一个原因就是老板对我们这些员工还是很好的，碍于人情也不能在公司困难时去雪上加霜。在工作其间遇到的大问题没有，小问题还是有不少，这里就举一两个来说一下。第一个就是，先看下下面的这个封装，你能猜出它的引脚间距是多少吗？这种排线座比较常规的是0.6mm间距（即排线是0.3mm间距）的，而这个规格也是我们用得最多的，所以我们按惯性思维来看的话，就会认为这个座子就是0.6mm间距的，这样往往就不会去细看规格书了，所以这次的运气
    wuliangu 2025-01-21 00:15 320浏览
  • 人形机器人疯狂进厂打工！银河通用、智元、乐聚机器人怕是都疯了
     万万没想到！科幻电影中的人形机器人，正在一步步走进我们人类的日常生活中来了。1月17日，乐聚将第100台全尺寸人形机器人交付北汽越野车，再次吹响了人形机器人疯狂进厂打工的号角。无独有尔，银河通用机器人作为一家成立不到两年时间的创业公司，在短短一年多时间内推出革命性的第一代产品Galbot G1，这是一款轮式、双臂、身体可折叠的人形机器人，得到了美团战投、经纬创投、IDG资本等众多投资方的认可。作为一家成立仅仅只有两年多时间的企业，智元机器人也把机器人从梦想带进了现实。2024年8月1
    刘旷 2025-01-21 11:15 658浏览
  • 瑞芯微开发板/主板Android配置APK默认开启性能模式方法
    本文介绍瑞芯微开发板/主板Android配置APK默认开启性能模式方法，开启性能模式后，APK的CPU使用优先级会有所提高。触觉智能RK3562开发板演示，搭载4核A53处理器，主频高达2.0GHz；内置独立1Tops算力NPU，可应用于物联网网关、平板电脑、智能家居、教育电子、工业显示与控制等行业。源码修改修改源码根目录下文件device/rockchip/rk3562/package_performance.xml并添加以下内容，注意"+"号为添加内容，"com.tencent.mm"为AP
    Industio_触觉智能 2025-01-17 14:09 203浏览
  • 聊聊RISC-V MCU技术
    嘿，咱来聊聊RISC-V MCU技术哈。 这RISC-V MCU技术呢，简单来说就是基于一个叫RISC-V的指令集架构做出的微控制器技术。RISC-V这个啊，2010年的时候，是加州大学伯克利分校的研究团队弄出来的，目的就是想搞个新的、开放的指令集架构，能跟上现代计算的需要。到了2015年，专门成立了个RISC-V基金会，让这个架构更标准，也更好地推广开了。这几年啊，这个RISC-V的生态系统发展得可快了，好多公司和机构都加入了RISC-V International，还推出了不少RISC-V
    丙丁先生 2025-01-21 12:10 586浏览
  • 汽车免拆诊断案例 | 2007 款日产天籁车起步加速时偶尔抖动
    故障现象　一辆2007款日产天籁车，搭载VQ23发动机（气缸编号如图1所示，点火顺序为1-2-3-4-5-6），累计行驶里程约为21万km。车主反映，该车起步加速时偶尔抖动，且行驶中加速无力。 图1　VQ23发动机的气缸编号 故障诊断接车后试车，发动机怠速运转平稳，但只要换挡起步，稍微踩下一点加速踏板，就能感觉到车身明显抖动。用故障检测仪检测，发动机控制模块（ECM）无故障代码存储，且无失火数据流。用虹科Pico汽车示波器测量气缸1点火信号（COP点火信号）和曲轴位置传感器信
    虹科Pico汽车示波器 2025-01-23 10:46 70浏览
  • 过孔的设计孔径是真的很重要，但高速先生也是真的不关心
    高速先生成员--黄刚这不马上就要过年了嘛，高速先生就不打算给大家上难度了，整一篇简单但很实用的文章给大伙瞧瞧好了。相信这个标题一出来，尤其对于PCB设计工程师来说，心就立马凉了半截。他们辛辛苦苦进行PCB的过孔设计，高速先生居然说设计多大的过孔他们不关心！另外估计这时候就跳出很多“挑刺”的粉丝了哈，因为翻看很多以往的文章，高速先生都表达了过孔孔径对高速性能的影响是很大的哦！咋滴，今天居然说孔径不关心了？别，别急哈，听高速先生在这篇文章中娓娓道来。首先还是要对各位设计工程师的设计表示肯定，毕竟像我
    一博科技 2025-01-21 16:17 158浏览
  • 2025年刚开始，就收到了“橄榄枝”！
    临近春节，各方社交及应酬也变得多起来了，甚至一月份就排满了各式约见。有的是关系好的专业朋友的周末“恳谈会”，基本是关于2025年经济预判的话题，以及如何稳定工作等话题；但更多的预约是来自几个客户老板及副总裁们的见面，他们为今年的经济预判与企业发展焦虑而来。在聊天过程中，我发现今年的聊天有个很有意思的“点”，挺多人尤其关心我到底是怎么成长成现在的多领域风格的，还能掌握一些经济趋势的分析能力，到底学过哪些专业、在企业管过哪些具体事情？单单就这个一个月内，我就重复了数次“为什么”，再辅以我上次写的：《
    牛言喵语 2025-01-22 17:10 175浏览
  • 挑战6万月薪【三】Purple Pi OH开发板带你7天入门OpenHarmony！
    现在为止，我们已经完成了Purple Pi OH主板的串口调试和部分配件的连接，接下来，让我们趁热打铁，完成剩余配件的连接！注：配件连接前请断开主板所有供电，避免敏感电路损坏！1.1 耳机接口主板有一路OTMP 标准四节耳机座J6，具备进行音频输出及录音功能，接入耳机后声音将优先从耳机输出，如下图所示：1.21.2 相机接口MIPI CSI 接口如上图所示，支持OV5648 和OV8858 摄像头模组。接入摄像头模组后，使用系统相机软件打开相机拍照和录像，如下图所示：1.3 以太网接口主板有一路
    Industio_触觉智能 2025-01-20 11:04 194浏览
  • 论PN结的四种逆向电导模式
     光伏及击穿，都可视之为 复合的逆过程，但是，复合、光伏与击穿，不单是进程的方向相反，偏置状态也不一样，复合的工况，是正偏，光伏是零偏，击穿与漂移则是反偏，光伏的能源是外来的，而击穿消耗的是结区自身和电源的能量，漂移的载流子是 客席载流子，须借外延层才能引入，客席载流子 不受反偏PN结的空乏区阻碍，能漂不能漂，只取决于反偏PN结是否处于外延层的「射程」范围，而穿通的成因，则是因耗尽层的过度扩张，致使跟 端子、外延层或其他空乏区 碰触，当耗尽层融通，耐压 (反向阻断能力) 即告彻底丧失，
    MrCU204 2025-01-17 11:30 210浏览
  • Ubuntu20.04取消root账号自动登录方法触觉智能RK3568开发板演示
    Ubuntu20.04默认情况下为root账号自动登录，本文介绍如何取消root账号自动登录，改为通过输入账号密码登录，使用触觉智能EVB3568鸿蒙开发板演示，搭载瑞芯微RK3568，四核A55处理器，主频2.0Ghz，1T算力NPU；支持OpenHarmony5.0及Linux、Android等操作系统，接口丰富，开发评估快人一步！添加新账号1、使用adduser命令来添加新用户，用户名以industio为例，系统会提示设置密码以及其他信息，您可以根据需要填写或跳过，命令如下：root@id
    Industio_触觉智能 2025-01-17 14:14 145浏览
我要评论
0
点击右上角，分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦