面包芯语

What is Design for Testability(DFT) in VLSI

路科验证 2021-09-16 12:24
构建AI未来，Arm计算平台无处不在 【有奖调研】泰克入门级示波器用户调研
本系列翻译自印度工程师，点击原文链接即可查看。

目录如下：

  1.  什么是Design for Tesability，我们为什么需要它？

    1. 芯片在制造过程中的问题

    2. 解决问题的办法：DFT

    3. DFT的作用

      1. 测试时序电路

      2. 优化芯片制造过程

    4. DFT可以永久的消除故障吗？

  2. 验证和测试的关系？

    1. 验证和测试的不同点

    2. 职业选择？验证 vs DFT

  3. 术语介绍

  4. 测试的分类

  5. 芯片失效的来源

    1. 失效的分类

  6. DFT技术详解

    1. 专用DFT技术

    2. 结构化DFT技术

  7. 总结



1.什么是Design for Tesability，我们为什么需要它？

a. 芯片在制造过程中的问题

如今，半导体是整个电子行业不断发展的核心。新技术的发展，尤其是先进技术节点，如7nm及以下工艺，使集成电路行业能够跟上消费者不断增长的性能需求，也即摩尔定律得到延续，毫不夸张的说，集成电路技术是人类科技的支点。
但是，新的技术同时带来了新的挑战，芯片尺寸的变小会增加某些错误的可能性。芯片制造过程中的错误是我们不愿看到的，下面列出芯片制造中可能出现的一些问题。


  • 密度问题：随着纳米技术的出现，芯片制造过程越来越复杂。设计的晶体管越来越小，沟道长度越来越小，后端连线也越来越密集。现在的芯片，普遍有数十亿个晶体管，所以，两根导线之间短路或断路的概率很大，这些是错误或者故障的来源。关键是，在设计和制造过程中可能会出现大量此类错误。综上所述，晶体管密度的增加，芯片失效的可能性大大增加。

  • 软件问题：此外，除了制造过程的defect，用于设计芯片的EDA软件的bug或者工程师的失误，也会造成芯片失效。

  • 应用问题：在一些关键应用中，我们无法承受芯片的故障。例如，在医疗行业，设备控制器中的单个故障甚至会造成个人生命危险。对于使用低温燃料运行的火箭或航天飞机，其控制芯片需要在较宽的温度范围内工作。因此，这些芯片的测试条件应针对特定的环境且在极端条件上进行，以防止使用过程中发生任何故障。

  • 维护问题：万一未来发生故障，为了进行维修或者保养，我们需要精准定位问题。由于PCB尺寸不断缩小，因此用万用表测试已经无法定位问题，而且模块化设计正朝着SoC设计的方向发展，从而失去了相关性，最后使维护过程变得更加昂贵。


  • 商业问题：如果发现设计的芯片存在故障，最终会转化为公司的重大损失。稍后我们将讨论如何及时发现故障来降低成本。
即使在封装过程中，也有可能出现故障。考虑到所有这些问题，最关键的是在芯片出厂前进行测试，并且在每个关键过程都需要测试。

b. 解决问题的办法：DFT

测试从来就不是免费的午餐。现在的CPU都包含超过1000多个pins，内部包含许多功能，如果芯片内任一晶体管出现故障，整个芯片就会失效。作为消费者，我们不希望用到有故障的芯片。但是，要从数十亿个晶体管中找到单个缺陷晶体管，犹如大海捞针。我们需要穷尽各种组合来测试芯片所有功能，如果以这种方式进行测试，那么芯片上市时间非常久远，甚至以至于芯片可能永远无法到达消费者手中。那么如何解决这种问题？我们使用一种方法为芯片添加测试功能，叫可测性设计design for testability，DFT并不影响芯片的正常工作。
简而言之，可测性设计是一种通过向芯片添加更多电路来使芯片测试变得可行且具有成本效益的设计。此外，可测性设计技术可以改善内部节点的可控性和可观察性，从而可以测试芯片内部功能。

c. DFT的作用

i.测试时序电路

DFT提供了测试时序电路的解决方案，时序电路由于和时钟相关，正常的测试非常困难。与组合逻辑电路不同，我们无法仅通过查看输入来确定时序电路的输出。时序电路的输出取决于输入和时钟状态，很难从外部控制和观测内部触发器。
因此，除非将时序逻辑电路初始化为已知值，否则无法对其进行测试。为了初始化它们，我们还需要一组特定的功能。DFT使我们能够将此功能添加到时序电路中，从而使我们能够对其进行测试。

ii. 优化芯片制造过程

DFT在芯片制造过程中实现了两个重要目标：
  • 拒绝有故障的芯片(品控)
测试会检查制造过程中的错误，这些错误会在设计的芯片中产生故障。较早的检查到故障，则可以将有故障的芯片丢弃，可以节省时间和金钱
  • 监控和提高制造能力
芯片在制造过程中会经过很多次测试，如果测试失败，EDA软件可以定位到某个具体位置，然后进行切片分析其微观结构，最终定位到制造过程中。

d. DFT可以永久的消除故障吗？

测试是否可以保证芯片再也不会出现故障？
不会，芯片到客户手中，也有可能出现故障。如果芯片暴漏在高温或潮湿的环境或由于老化而随时可能出现故障。
举个例子，如果你有未锁定的CPU，你可以尝试超频，但是请不要这么做！
超频是一种将系统频率和电压提高到额定值以上的方法，配置不正确的超频可能会干扰时序指标并导致不稳定性。长时间超频会导致系统过热并承受压力，从而缩短计算机的使用寿命。这可能会导致芯片间歇性故障，并在将来造成随机崩溃。除此之外，它也可能使保修无效。以上例子只是对现实生活中可能发生故障的一种解释。
关键是，您甚至可以自行产生故障，芯片永远无法抵抗故障。它们总会发生，那么我们需要做些什么？测试设备可以增强我们的信心，通过测试芯片，供应商试图最大程度地减少将来发生错误和故障的可能性。
为了确保高质量的芯片，芯片在设计过程中还涉及一个辅助过程，即为验证。

2. 验证和测试的关系

a. 验证和测试的不同点

验证证明设计的正确性和逻辑功能，在使用硬件描述语言(VHDL/Verilog)对RTL设计进行编码后，即可完成该过程。它是用高级语言编写testbech来完成的。这仅在芯片实际制造之前执行一次，在设计中，通过system verilog进行验证，例如UVM。验证本身是一个单独的话题，这里不深入讨论。
相反，测试试图在芯片设计过程的每个抽象级别上保证所制造的芯片的正确性。由于在芯片制造和封装过程中均有可能发生故障，因此需要对每个芯片进行测试。通过测试，我们可以改善市场上出售的芯片的质量。

Verification
Testing
验证设计的正确性
验证制造出的芯片是否有功能异常
通过仿真，形式验证
两部分：

  • 测试生成：软件生成，在设计中执行。

  • 测试应用：电学性能测试应用在制造完成的芯片上。

在芯片制造前进行
测试应用在每个制造出的芯片上
保证设计的质量
保证芯片的质量

b. 职业选择？验证 vs DFT

让我们先讨论下这两个职位的工作内容。
验证和DFT在芯片设计行业中都很重要，从产品开发的角度，这两者的范围都很广，你可以根据自己的兴趣爱好，自行选择。
芯片设计大约2/3的时间用于验证，从而使其成为VISL设计流程中最耗时的过程，因此与DFT工程师相比，验证工程师的数量也是很大的，如果你是DFT工程师，那么与验证团队相比，团队规模会小很多。

DFT：
对于DFT，你需要精通CMOS VLSI，数字电路，数字电路测试，Verilog和一些脚本语言，这些技能将在你日常工作中发挥重要作用。你工作中会用到perl，shell和TCL等脚本语言。同时，DFT相关的EDA工具如：DFT compiler，TetraMAX，Tessent等。你将会和后端物理设计工程师和前端设计工程师紧密合作，职业道路，可能更适合后端物理设计，并且必须面对新技术的发展。

验证：
对于验证领域，你将从事设计开发和某些高级的testbench的编写，这需要分析和软件编程能力，以及硬件技能。需要具有verilog，system verilog，C++的专用知识等。
验证分为两个阶段：功能验证和物理验证。大多数验证工程师不会直接参与电路设计，晶体管或后端设计部分，主要着眼于前端领域。要成为验证专家，你需要实际项目经验。


3. 术语介绍

下面介绍DFT相关的一些术语，如果你不完全理解，不用担心，后面有更详细的介绍。

  • Testing: An experiment in which the system is put to work and its resulting response is analyzed to ascertain whether it behaved correctly

  • Diagnosis: Process for locating the cause of misbehavior in the circuit if it happened

  • Defect: Refers to a flaw in the actual hardware or eleectronic system

  • Fault: it is a model or representation of defect for analyzing in a computer program

  • Error: it is caused by a defect and happens when a fault in hardware causes line/gate output to have a wrong value

  • Failure: this occurs when a defect causes misbehavior in the circuit of functionality of a system and cannot be reversed or recovered

  • Fault Coverage: Percentage of the total number of logic faults that can be tested using a given test set T

  • Defect Level: Refers to the fraction of shipped parts that are defective. Or, the propotion of the faulty chip in which fault isn't detected and has been classified as good.


4. 测试的分类

从等级角度，测试类别可分为：
  • Chip-level
  • Board-level

  • System-level


有一条经验法则，叫十倍原则，从低级到高级(chip-->board-->system)，测试成本要高10倍，如果在不同阶段发现芯片失效，损失的代价也是10倍左右。所以我们要尽早发现失效芯片，以减少损失。

5. 芯片失效的来源

下面是一些可能的故障来源：
  • 芯片制造，例如contact的短路或开路。
  • 材料缺陷，例如基底材料的裂纹或缺陷，表面杂质等。
  • 老化损耗，介电击穿，电子迁移等。
  • 封装过程，接触点短路或断路等。

6. 故障的分类

故障可以分成如下类别：



7. DFT技术

DFT技术广泛的分为如下两种类型：
Ad-hoc techniques
这些是从设计经验中学到的芯片设计过程的技术或规则集合，以使设计可测性更容易实现。基本上，这些是在遇到各种错误之后随着时间的推移而收集到的规则。
  • Advantage
测试向量易于生成，没有设计规则约束，并且不会增大面积
  • Drawbacks
测试结构不能重复利用，因为每种设计都有其特定的要求和可测性问题。无论使用哪种电路，都无法保证较高的可测性，系统性不足，无法采用统一的方法来进行可测性电路设计。
  • Example
以下是一些专用DFT技术必须遵循的规则：大规模电路应划分为较小的子电路，以降低测试成本。必须插入测试点，以增强电路的可控性和可观察性，可以通过增加节点数或为要观察的内部节点多路复用现有的主要输出来完成。

Structured techniques
在这种技术中，额外的逻辑和信号被添加在电路中，以允许根据一些预定义的过程进行测试。
  • Advantage
和专用DFT技术相比，结构化DFT技术意味着无论电路功能如何，始终可以使用相同的设计方法并确保良好的可测性。该技术是解决当今世界DFT问题的唯一解决方案。
  • Disadvantage
但是，需要付出一定的代价，通常包括接受一定的设计规则，并且需要承受额外的面接和延迟。
  • Example
以下是结构化DFT技术的一些示例，我们后续会详细介绍。
  • scan path
  • partial scan
  • level sensitive scan
  • BIST
  • Boundary Scan


8. 总结
本文对VLSI中可测性设计做了简短介绍，关键点在于，IC制造过程很容易出现问题，这些故障可能在经济上造成更多损失。为了减少错误，降低成本，DFT技术应用而生。
登录阅读全文
免责声明： 该内容由专栏作者授权发布或作者转载，目的在于传递更多信息，并不代表本网赞同其观点，本站亦不保证或承诺内容真实性等。若内容或图片侵犯您的权益，请及时联系本站删除。侵权投诉联系：  nick.zong@aspencore.com！
路科验证 专注于数字芯片验证的系统思想和前沿工程领域。路桑是Intel资深验证专家，主持验证架构规划和方法学研究，担任过亿门级通信芯片的验证经理角色。在工程领域之外，他在西安电子科技大学和西安交通大学客座讲授芯片验证课程。著有书籍《芯片验证漫游指南》。
评论
  • 论PN结的四种逆向电导模式
     光伏及击穿，都可视之为 复合的逆过程，但是，复合、光伏与击穿，不单是进程的方向相反，偏置状态也不一样，复合的工况，是正偏，光伏是零偏，击穿与漂移则是反偏，光伏的能源是外来的，而击穿消耗的是结区自身和电源的能量，漂移的载流子是 客席载流子，须借外延层才能引入，客席载流子 不受反偏PN结的空乏区阻碍，能漂不能漂，只取决于反偏PN结是否处于外延层的「射程」范围，而穿通的成因，则是因耗尽层的过度扩张，致使跟 端子、外延层或其他空乏区 碰触，当耗尽层融通，耐压 (反向阻断能力) 即告彻底丧失，
    MrCU204 2025-01-17 11:30 91浏览
  • 一文读懂，数字隔离芯片如何实现电气隔离？
    数字隔离芯片是现代电气工程师在进行电路设计时所必须考虑的一种电子元件，主要用于保护低压控制电路中敏感电子设备的稳定运行与操作人员的人身安全。其不仅能隔离两个或多个高低压回路之间的电气联系，还能防止漏电流、共模噪声与浪涌等干扰信号的传播，有效增强电路间信号传输的抗干扰能力，同时提升电子系统的电磁兼容性与通信稳定性。容耦隔离芯片的典型应用原理图值得一提的是，在电子电路中引入隔离措施会带来传输延迟、功耗增加、成本增加与尺寸增加等问题，而数字隔离芯片的目标就是尽可能消除这些不利影响，同时满足安全法规的要
    华普微HOPERF 2025-01-15 09:48 158浏览
  • 3.1s快速启动！飞凌嵌入式i.MX93开发板部署LVGL，打造更高效的GUI
    一个易用且轻量化的UI可以大大提高用户的使用效率和满意度——通过快速启动、直观操作和及时反馈，帮助用户快速上手并高效完成任务；轻量化设计则可以减少资源占用，提升启动和运行速度，增强产品竞争力。LVGL(Light and Versatile Graphics Library)是一个免费开源的图形库，专为嵌入式系统设计。它以轻量级、高效和易于使用而著称，支持多种屏幕分辨率和硬件配置，并提供了丰富的GUI组件，能够帮助开发者轻松构建出美观且功能强大的用户界面。近期，飞凌嵌入式为基于NXP i.MX9
    飞凌嵌入式 2025-01-16 13:15 125浏览
  • 简析光耦在带过零检测的辅助电源的广泛应用
    晶台光耦KL817和KL3053在小家电产品（如微波炉等）辅助电源中的广泛应用。具备小功率、高性能、高度集成以及低待机功耗的特点，同时支持宽输入电压范围。▲光耦在实物应用中的产品图其一次侧集成了交流电压过零检测与信号输出功能，该功能产生的过零信号可用于精确控制继电器、可控硅等器件的过零开关动作，从而有效减小开关应力，显著提升器件的使用寿命。通过高度的集成化和先进的控制技术，该电源大幅减少了所需的外围器件数量，不仅降低了系统成本和体积，还进一步增强了整体的可靠性。▲电路示意图该电路的过零检测信号由
    晶台光耦 2025-01-16 10:12 84浏览
  • 一“眼”识熟，艾迈斯欧司朗多光谱传感技术智控食品链
    食物浪费已成为全球亟待解决的严峻挑战，并对环境和经济造成了重大影响。最新统计数据显示，全球高达三分之一的粮食在生产过程中损失或被无谓浪费，这不仅导致了资源消耗，还加剧了温室气体排放，并带来了巨大经济损失。全球领先的光学解决方案供应商艾迈斯欧司朗（SIX：AMS）近日宣布，艾迈斯欧司朗基于AS7341多光谱传感器开发的创新应用来解决食物浪费这一全球性难题。其多光谱传感解决方案为农业与食品行业带来深远变革，该技术通过精确判定最佳收获时机，提升质量控制水平，并在整个供应链中有效减少浪费。 在2024
    艾迈斯欧司朗 2025-01-14 18:45 120浏览
  • 80,000人到访的国际大展上，艾迈斯欧司朗有哪些亮点？
    80,000人到访的国际大展上，艾迈斯欧司朗有哪些亮点？感未来，光无限。近日，在慕尼黑electronica 2024现场，ams OSRAM通过多款创新DEMO展示，以及数场前瞻洞察分享，全面展示自身融合传感器、发射器及集成电路技术，精准捕捉并呈现环境信息的卓越能力。同时，ams OSRAM通过展会期间与客户、用户等行业人士，以及媒体朋友的深度交流，向业界传达其以光电技术为笔、以创新为墨，书写智能未来的深度思考。electronica 2024electronica 2024构建了一个高度国际
    艾迈斯欧司朗 2025-01-16 20:45 74浏览
  • Matter“利好”频出，如何0门槛进行Matter标准认证？
    近期，智能家居领域Matter标准的制定者，全球最具影响力的科技联盟之一，连接标准联盟（Connectivity Standards Alliance，简称CSA）“利好”频出，不仅为智能家居领域的设备制造商们提供了更为快速便捷的Matter认证流程，而且苹果、三星与谷歌等智能家居平台厂商都表示会接纳CSA的Matter认证体系，并计划将其整合至各自的“Works with”项目中。那么，在本轮“利好”背景下，智能家居的设备制造商们该如何捉住机会，“掘金”万亿市场呢？重认证快通道计划，为家居设备
    华普微HOPERF 2025-01-16 10:22 137浏览
  • 智能显示器有哪些应用风险?
    随着智慧科技的快速发展，智能显示器的生态圈应用变得越来越丰富多元，智能显示器不仅仅是传统的显示设备，透过结合人工智能(AI)和语音助理，它还可以成为家庭、办公室和商业环境中的核心互动接口。提供多元且个性化的服务，如智能家居控制、影音串流拨放、实时信息显示等，极大提升了使用体验。此外，智能家居系统的整合能力也不容小觑，透过智能装置之间的无缝连接，形成了强大的多元应用生态圈。企业也利用智能显示器进行会议展示和多方远程合作，大大提高效率和互动性。Smart Display Ecosystem示意图，作
    百佳泰测试实验室 2025-01-16 15:37 132浏览
  • 艾迈斯欧司朗×法雷奥：打造动态舱内环境
    全球领先的光学解决方案供应商艾迈斯欧司朗（SIX：AMS）近日宣布，与汽车技术领先者法雷奥合作，采用创新的开放系统协议（OSP）技术，旨在改变汽车内饰照明方式，革新汽车行业座舱照明理念。结合艾迈斯欧司朗开创性的OSIRE® E3731i智能LED和法雷奥的动态环境照明系统，两家公司将为车辆内饰设计和功能设立一套全新标准。汽车内饰照明的作用日益凸显，座舱设计的主流趋势应满足终端用户的需求：即易于使用、个性化，并能提供符合用户生活方式的清晰信息。因此，动态环境照明带来了众多新机遇。智能LED的应用已
    艾迈斯欧司朗 2025-01-15 19:00 71浏览
  • EMC电磁兼容——元器件（TVS）
    实用性高值得收藏！！ （时源芯微）时源专注于EMC整改与服务，配备完整器件 TVS全称Transient Voltage Suppre，亦称TVS管、瞬态抑制二极管等，有单向和双向之分。单向TVS 一般应用于直流供电电路，双向TVS 应用于电压交变的电路。在直流电路的应用中，TVS被并联接入电路中。在电路处于正常运行状态时，TVS会保持截止状态，从而不对电路的正常工作产生任何影响。然而，一旦电路中出现异常的过电压，并且这个电压达到TVS的击穿阈值时，TVS的状态就会
    时源芯微 2025-01-16 14:23 128浏览
  • 毫秒必争，极致性能——深度解析电竞鼠标测试及解决方案
    电竞鼠标应用环境与客户需求电竞行业近年来发展迅速，「鼠标延迟」已成为决定游戏体验与比赛结果的关键因素。从技术角度来看，传统鼠标的延迟大约为20毫秒，入门级电竞鼠标通常为5毫秒，而高阶电竞鼠标的延迟可降低至仅2毫秒。这些差异看似微小，但在竞技激烈的游戏中，尤其在对反应和速度要求极高的场景中，每一毫秒的优化都可能带来致胜的优势。电竞比赛的普及促使玩家更加渴望降低鼠标延迟以提升竞技表现。他们希望通过精确的测试，了解不同操作系统与设定对延迟的具体影响，并寻求最佳配置方案来获得竞技优势。这样的需求推动市场
    百佳泰测试实验室 2025-01-16 15:45 177浏览
  • 汽车免拆诊断案例 | 2007 款法拉利 599 GTB 车发动机故障灯异常点亮
    故障现象　一辆2007款法拉利599 GTB车，搭载6.0 L V12自然吸气发动机（图1），累计行驶里程约为6万km。该车因发动机故障灯异常点亮进厂检修。 图1　发动机的布置 故障诊断接车后试车，发动机怠速轻微抖动，发动机故障灯长亮。用故障检测仪检测，发现发动机控制单元（NCM）中存储有故障代码“P0300 多缸失火”“P0309 气缸9失火”“P0307 气缸7失火”，初步判断发动机存在失火故障。考虑到该车使用年数较长，决定先使用虹科Pico汽车示波器进行相对压缩测试，以
    虹科Pico汽车示波器 2025-01-15 17:30 87浏览
  • 艾迈斯欧司朗秀绝技，汽车照明的 “隐形魔法” 与万级像素传奇
    随着消费者对汽车驾乘体验的要求不断攀升，汽车照明系统作为确保道路安全、提升驾驶体验以及实现车辆与环境交互的重要组成，日益受到业界的高度重视。近日，2024 DVN（上海）国际汽车照明研讨会圆满落幕。作为照明与传感创新的全球领导者，艾迈斯欧司朗受邀参与主题演讲，并现场展示了其多项前沿技术。本届研讨会汇聚来自全球各地400余名汽车、照明、光源及Tier 2供应商的专业人士及专家共聚一堂。在研讨会第一环节中，艾迈斯欧司朗系统解决方案工程副总裁 Joachim Reill以深厚的专业素养，主持该环节多位
    艾迈斯欧司朗 2025-01-16 20:51 71浏览
  • 手机购新补贴实施方案发布 京东将率先上线手机“国补”会场
    日前，商务部等部门办公厅印发《手机、平板、智能手表（手环）购新补贴实施方案》明确，个人消费者购买手机、平板、智能手表（手环）3类数码产品（单件销售价格不超过6000元），可享受购新补贴。每人每类可补贴1件，每件补贴比例为减去生产、流通环节及移动运营商所有优惠后最终销售价格的15％，每件最高不超过500元。目前，京东已经做好了承接手机、平板等数码产品国补优惠的落地准备工作，未来随着各省市关于手机、平板等品类的国补开启，京东将第一时间率先上线，满足消费者的换新升级需求。为保障国补的真实有效发放，基于
    华尔街科技眼 2025-01-17 10:44 76浏览
  • 百佳泰整理2025年1月各大规格更新快报
    百佳泰特为您整理2025年1月各大Logo的最新规格信息，本月有更新信息的logo有HDMI、Wi-Fi、Bluetooth、DisplayHDR、ClearMR、Intel EVO。HDMI®▶ 2025年1月6日，HDMI Forum, Inc. 宣布即将发布HDMI规范2.2版本。新规范将支持更高的分辨率和刷新率，并提供更多高质量选项。更快的96Gbps 带宽可满足数据密集型沉浸式和虚拟应用对传输的要求，如 AR/VR/MR、空间现实和光场显示，以及各种商业应用，如大型数字标牌、医疗成像和
    百佳泰测试实验室 2025-01-16 15:41 129浏览
我要评论
0
点击右上角，分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦