Synopsys、Cadence、Google 和 NVIDIA 都同意使用 AI 来帮助设计芯片

本文由半导体产业纵横编译自Forbes

Synopsys 在 2020 年引起了轰动，现在 Google、NVIDIA 和 Cadence Design 也加入了这一行列。未来是什么样的？

设计现代半导体可能需要数年时间，数十名工程师配备最先进的 EDA 设计工具。但是，主要由人工智能驱动的数百种新芯片正在彻底改变半导体格局和我们周围的世界。一些创业思想领袖认为，如果硬件开发变得更加敏捷、更加自主，那么昂贵且冗长的芯片设计过程可能会从 2-3 年缩短到 2-3 个月。在新一代敏捷设计工具中，最主要的是人工智能本身。

EDA 领导者 Synopsys 宣布 DSO.ai，Design Space Optimization AI，该软件产品可以在提高性能的同时更自主地确定在芯片上排列硅组件（布局）的最佳方式以减少面积和降低功耗，讨论才真正开始。使用强化学习，DSO.ai 可以根据设计目标评估数十亿个备选方案，并产生明显优于天才工程师的设计。DSO.ai 解决的问题/解决方案空间的大小是惊人的：大约有 1090,000 种可能的方法可以将组件放置在芯片上。相比之下，谷歌人工智能在 2016 年掌握的围棋有 10360 种可能的走法。由于强化学习可以比世界冠军玩得更好，如果愿意花计算机的时间去做，可以想象设计出更好的芯片它。结果令人印象深刻，功耗降低了21%提高了18%的工作效率，同时将工程时间从六个月缩短到了一个月。

最近谷歌发布了类似的结果，英伟达也是如此。Cadence Design Systems 刚刚发布了一个类似于 Synopsys DSO.ai 的基于 AI 的优化平台。在我们研究这些工作之前，让我们先回顾一下整个半导体设计空间。一个很好的起点是 Gajski-Kuhn Chart，它概述了芯片设计沿三个轴的所有步骤：架构师定义芯片的行为级别，确定芯片如何架构，以及工程师定义芯片布局方式。

基于这个模型，每一步朝着中心（即团队将芯片“贴出”给制造合作伙伴时）按顺时针方向推进下一阶段的工作。迄今为止，人工智能的所有应用都在几何空间或物理设计中，以解决摩尔定律的减弱问题。

正如在发布时介绍的那样，Synopsys DSO.ai 是第一个将 AI 应用到物理设计过程的参与者，它生成的平面图功耗更低，运行频率更高，并且占用的空间比经验丰富的设计所能产生的最佳空间还要小。真正吸引我注意的是人工智能对生产力的深远影响。DSO.ai 用户能够在几天内实现过去需要专家团队花费数周才能完成的工作。

英伟达同样专注于容易实现的成果：布局规划，以及他们内部拥有的所有计算能力，我希望 NVIDIA 继续自产自营，并使用人工智能来设计更好的人工智能芯片。

Cadence 最近推出了名为 Cerebrus 的“智能芯片浏览器”，通过强化学习来优化物理设计过程。不要与晶圆级引擎 AI 制造商“Cerebras”混淆，新发布的平台在功能上与 Synopsys 于 2020 年 3 月推出的 DSO.ai 类似，专注于物理设计。虽然谷歌和英伟达可能有足够的资源和技能来开发自己的 AI 以进行设计优化，但大多数半导体公司和项目都会选择来自 EDA 供应商的工具。Cadence 的出现似乎巩固了强化学习技术作为设计方法论的下一个重大转变。我们相信，随着设计师越来越习惯让机器决定布局，以及竞争压力的增加，人工智能将变得无处不在。

Cadence Design System 的进入也验证了该方法，行业势头现在将加速。然而，Cadence 的旅程才刚刚开始，而 Synopsys 则享有杆位，至少领先了一整年。

现在的问题是，“故事的其余部分”怎么样？在物理设计中使用 AI 很棒，但在我们看来，这只是一个开始，可能只占 10% 的机会。沿着行为和结构轴有丰富的领域可以收获，这将在整个设计工作流程中创建优化螺旋。我们期待听到 Synopsys 联合首席执行官 Aart de Geus 在 8 月 23 日即将举行的 HotChips 会议上发表主题演讲时对这个话题的看法。