围殴高速串行之均衡与编码

 文 / 姜杰（微信公众号：高速先生）

与并行信号相比，高速串行信号除了减少IO口数量，其优势还在于自同步方式，即信号发送的数据流同时包括了数据和时钟信息，从而避免了速率提升带来的时序问题。

高速串行的实现需要借助串行器、时钟数据恢复（CDR）、解串器以及均衡器等。这样的设备与源同步接口不同，因为接收机设备包含时钟和数据恢复（CDR）电路，可以从数据中直接提取时钟信息，而不是依赖于单独的时钟。关于串行器、时钟数据恢复（CDR）、解串器的详细介绍，请戳这里《高速串行简史（四）：开挂的自同步方式就是扫地高僧，你怎么看？》

高速串行信号在传输过程中，无源通道对信号的衰减具有频率相关性，信号的高频分量损耗更多，因此为得到符合要求的信号，均衡技术被广泛应用。其基本原理就是构造一个与传输通道频响特性互补的滤波器，抵消通道的选择性衰减，从而使整个系统的频响特性更加平坦。按照均衡实现的位置可分为驱动端均衡和接收端均衡，其中，驱动端均衡最常见的方式就是预加重（pre-emphasis）和去加重（de-emphasis）。《DE-EMPHASIS学习笔记》

均衡按照实现的原理可分为线性均衡和非线性均衡，线性均衡又可进一步分为连续时间线性均衡（CTLE）和离散时间线性均衡（DLE），由于DLE一般使用有限冲激响应滤波器（FIR）实现，只有前馈部分，故工程中也常被称为FFE。《均衡的秘密之CTLE》、《均衡的秘密之FFE》

码间干扰是高速串行信号质量恶化的主要表现，除了通过加重均衡的方式减少码间干扰，还需要选择合适的码型。不同的编码方式适用于不同的信号协议，一个好的编码方式，除了其本身的算法优化，还要注重效率。其中，对于NRZ数据的编码方式，常见的有8B/10B，64B/66B等。《高速信号编码之8B/10B》、《高速信号编码之64B/66B》

此外，在做高速串行信号仿真时，激励端通常会使用PRBS（Pseudo-Random Binary Sequence），即伪随机二进制序列，江湖人称伪随机码。由于其码流中的0和1“随机”出现，与真实的数据传输情况非常接近，故经常被用于测试高速串行通道的误码率的情况。《PRBS码到底是啥玩意》