高速SerDes仿真流程

射频百花潭 2021-07-17 00:00

如何提升高压系统的实时性能? 如何增强能源基础设施的实时控制？

仿真输入资料

1、封装基板设计文件等相关内容（叠层厚度、Roughness、基板介质DK/DF）；

2、系统链路PCB设计文件（叠层厚度，Roughness、基板介质DK/DF）如果有链路的测试数据的话会更好;

3、Transmiter/Reviver的IBIS AMI模型；

4、连接器S参数模型（这个根据具体的项目需求）；

5、Serdes仿真眼宽眼高要求（在固定BER值时的要求）；

Simulation Channel

S参数模型

刚刚接触SI仿真的朋友可能会问，为什么在提取S参数的时候要保证带宽在3倍基频以上？

这是由于SI仿真的信号为数字信号，而数字信号在传输线上的理想波形就是我们平常所说的方波信号，而需要将方波信号很好的恢复出来的话，就需要根据大学研究生所学的泰勒展开，傅里叶级数等知识了，具体我这里就不展开说了，自行补脑吧！

仿真软件

目前业界可以进行SERDES仿真的软件主要有四家：

Kesight-ADS；
Sigrity-SystemSI；
Mentor-Hyperlynx；
ANSYS-Designer；

国内使用最广并且IBIS AMI模型支持率最高的属于ADS，操作与仿真流程相对比较简单好用。

仿真分析方法

Serdes的分析方法有两种：

Bit-By-Bit分析方法；
Statistical分析方法；

Bit-By-Bit分析方法可以用于任何系统，是一种通用的仿真方法，但是限于仿真时间限制，所能仿真的误码率有限，常用于 1E6~1E8 Bit Number的仿真。

AMI模型说明

对于SERDES时域仿真，何时用Statistical何时用Bit By Bit的分析方式，请参考下图所示的总结内容：

Statistical分析方法只能用于线性是不变系统，可以仿真非常低误码率的情况。但是由于目前在AMI模型中运用了大量的均衡加重技术导致了系统很难是LTI系统，所以绝大部分的AMI模型都是不能采用Statistical方法来分析问题，只能采用Bit-By-Bit的模式来处理。

均衡与加重技术

目前SERDES芯片所用到的均衡技术包括：

FFE（Feed Forward Equalizer）
DFE（Desision Feedback Equalizer）
CTLE（Continuous Time Linear Equalizer）

FFE技术又被称为TX端的加重技术分为：

去加重（De-Emphasis）
预加重（Pre-Emphasis）

由于信号在传输线中表现出来的是低通滤波特性，因此传输链路中高频分量衰减量相比于低频分量要大很多，因此预加重与去加重的思想都是为了增加高频分量从而达到补偿信号传输链路中高频分量的衰减。

预加重/去加重技术

CTLE技术简述

Simulation Channel

DFE技术简述

Simulation Channel

从上图带有DFE功能的眼图有没有发现跟正常眼图有什么不太一样的地方？

更加该眼图可以很方便判断DFE功能是否起作用！

PAM4/PAM8

PAM4每个眼图电平为NRZ电平的1/3，导致SNR损失了20*log10(1/3)约等于9.5dB。但是如果采用NRZ电平时在信号基频处的损耗将远远超过PAM4电平时基频的损耗，这其实是PAM4能够实现与兴起的一个比较关键的因素。

PAM4采样与编码

The advantages of gray coding over linear coding is that the gray coding guarantees that every nearest symbol error results in only one bit error (since adjacent PAM symbols do not differ in more than a single bit) and it can be made to directly communicate with NRZ mode signals (by simply setting the LSB to 0).