GPGPU: C记 RTL 到Signoff 流程全解密

在谈论 GPGPU 之前，我们先聊下 GPU。GPU 即图形处理器，又称显示芯片，主要负责在 PC、服务器、游戏机和移动设备上做图像和图像相关运算工作的处理器。

GPU 内部组成一般包括图形显存控制器、压缩单元、BIOS、图像和计算阵列、总线接口、电源管理单元、视频管理单元、显示接口，从图 1-1 可以直观观察到：GPU 的控制单元比较简单，但是图像和计算阵列占据了 GPU 的大部分面积，其中计算阵列采用设计简单的逻辑运算单元，通过大量复用的方式来并行执行高强度的运算。

每个 ALU 单元都配有独立的缓存单元，同时还有统一的内存来实现多线程并行任务。因此 GPU 有着较大的吞吐量和并行处理数据的能力。

图 1-1 GPU 内部组成

图像处理器 GPU 作为芯片的重要组成部分被广泛地应用于 PC、高性能服务器、自动驾驶汽车和以智能手机为主的移动设备等。无论是在工作生活还是娱乐方面，GPU 都发挥着不可替代的作用，极大地方便了我们的生活。

图 1-2 GPU 类型

在不同的应用领域中，根据其工作特点，衍生出不同类型的 GPU，如图 1-2 所示，主要分为独立 GPU 和集成 GPU，独立 GPU 拥有独立显存，一般作为一个独立的组件封装在显卡电路板上，它的特点是性能高，具有较强的专业图片处理能力，提供较高的计算速度，所以独立 GPU 一般较多地应用于重计算的服务器、高性能游戏电脑、人工智能等；而集成 GPU 常和 CPU 共用一个 Die，共享系统内存。它的特点是注重能效比，即可以牺牲一定计算速度的条件下，尽可能地节省空间和功耗，这也是由便携式的移动设备一直追求的更轻更强续航能力。图 1-3 是关于集成 GPU 和独立 GPU 的对比：

近年来，在摩尔定律严谨的放缓和 GPU 在通用计算领域高速发展的此消彼长之下，通用图形处理器（GPGPU）逐渐反客为主，将应用范围扩展到图形之外，无论是科研教育、财务计算，还是在工业领域，GPGPU 都得到广泛的使用，关于它的科研成果和新应用模式也层出不穷，其主要应用和发展趋势主要分为以下两个方面：

就从 GPU 本身的特性而言，如图 2-1 所示，GPU 设计的高带宽、计算密集、管道/旁路等复杂结构往往导致后端放置和路由阶段出现拥塞问题。尤其是在前面介绍的 GPGPU 的未来发展趋势的情况下，设计的布局会越来越复杂，这会大大增加前端和后端之间的沟通迭代周期，所以在综合阶段提供一套高效的预测布局解决方案是目前 GPU 所面临的一大挑战。

同时深度学习和自动驾驶对海量的数据进行并行处理的需求，使得 GPU 同时并行同步的信号会增多，加以大量的矩阵运算，Glitch Power 占比会显著提高，这类功耗常常和周围的环境有关，比如 Cell type、绕线等，如何能在较前阶段准确地预测和避免 Glitch 功耗是我们面临的又一挑战。

由于 GPU 重运算和流水线的设计加上众多旁路分支结构，时序路径上，数据通路长短差异非常明显，时钟树结构的要求会比较高，OCV 影响会更加显著，如何评估和解决时钟上 OCV 是解决时序收敛的关键因素。

从 GPGPU 未来趋势和眼下所面临的挑战出发，Cadence 提供了从 RTL 到 Signoff 的一系列完整的解决方案，每套解决方案，都从全局出发，在解决每项挑战的情况下，综合考虑对其他指标的影响，实现性能、功耗和面积全面提升。

对于 RTL 工程师来说，在 GPGPU 芯片结构越来越复杂的情况下，如何提前预测 RTL 最终实现的 PPA 是我们面临的最大挑战。

传统 Flow 中我们一般需要后端提供一个 Floorplan 给前端去做综合，基于 Floorplan 做完综合之后再传给后端，这就需要前端和后端进行不断的的沟通修改的迭代，大大增加了设计周期和人力资源。

基于此，Predict_Floorplan 应运而生，即在 Genus 中调用 Innovus 的 Floorplan 引擎，在前端给出一个合理的 Floorplan。这不仅可以较早去判断 RTL 的可行性，及时对 RTL 进行修改，并且简化了前后端的交互，大大缩短了迭代周期。与传统流程相比，这种解决方案在实现相同的最终平面布局情况下，可以减少约 80% 的设计周期。并且让前端工程师不用熟悉后端的相关知识，就可以提前预测 RTL 的 Timing-Power-Area 具体信息。

GPU 擅长处理计算密集型的任务，特别是随着核数、工作频率和接口带宽的不断增加，追求高能效是 GPGPU 未来的发展趋势。Cadence 提供了从 RTL 到 Signoff 的 Power Aware 全设计流程。其中需要重点指出是对 Glitch power 的分析和修复，Glitch 功耗在 GPGPU 总功耗中占据越来越大的比例，而这类功耗常常受周围环境的影响较大，Cadence 在综合阶段通过调用拥有强大的波形处理能力的 Joules，可在 RTL 阶段实现功耗分析和预估，并对早期网表进行 Glitch 功耗分析，实现早期芯片功耗评估。

由于 GPU 重运算和流水线的设计加上众多旁路分支结构，时序路径上，数据通路长短差异非常明，如何减小时钟树 OCV 是实现时序收敛的关键。

Innovus Flexible H Tree 的优势是 H 型树在电对称和平衡线长前提下同时放宽了几何对称的要求，因此即使在布局受限的平面图中也可以实现自动合成。多抽头时钟树综合与灵活的H树功能完全集成，扩展了常规时钟综合，并在树的结构化顶部和时钟接收器之间保持平衡。它可以很好的减少时钟上的 OCV，更容易时实现时序收敛。

Signoff 作为整个设计流程的最后一步，同时也是关乎芯片是否能够成功流片的关键，Cadence 提供了一套高效的 Signoff Fixing/Check Solutions，在Timing Signoff 方面，通过先进的技术可以对较多 Analysis View 的设计做智能处理，提供快速的精确的 Timing 分析和优化；在 IR-Drop 方面，实现了 Timing Aware 的 IR-Drop Fix；同时可以在在 PR 阶段进行 DRC/LVS Check，提高了整个 Flow 的一致性；对于越来越复杂的设计，Netlist 中常常会出现较长的 Data Path，Conformal 提供了一套完整的成熟的解决方案。

本文主要在基于对 GPU 发展和未来趋势的分析，指出了 GPGPU 设计所面临的一系列挑战和难题。面对这些挑战，Cadence 提供了一套完善的从前端到后端的解决方案，解决了布局、功耗、时钟树 OCV 和 Signoff 所面临的难题。

Cadence与Elliptic Labs联手，致力于将更先进的虚拟传感器搭载在更多的嵌入式系统中

Cadence发布最新报告：超级互联将对生活产生积极影响

Cadence对话Intel，讨论异构封装，如何赋能？