EDA设计工具的迭代更新，大体上都会随着客户的需求而不断演进。Cadence Z1、X1到Z2、X2的升级更新，也不过五六年的时间。这与其它几家大的EDA厂商的产品迭代速度是差不多的。
当今客户需求是什么？未来将走向何方？
EDA工具的更新与摩尔定律有什么关联？
EDA工具的升级给芯片设计带来的变化？
2021-2025系统和芯片设计趋势
Cadence是做EDA软件起家的，专注的核心竞争力是计算型软件。过去的三年，他们开发了近20个新的产品。纵观这三年的研发成果可见，Cadence现在整体的战略侧重在在智能系统设计上。Cadence认为，系统的需求可能会推动整个产业的进步。芯片设计产业处于半导体行业的最上游，无论是全球还是国内，都是增速最快的领域。AIoT时代，世间万物逐步走向在线上化、数字化、智能化，芯片市场需求决定了整个芯片设计产业的趋势和走向。
趋势一：更短的设计周期。赢得速度就是赢得市场。研发人员要快速响应市场需求，将想法很快的变成芯片，加速设计。并且这个芯片要能够展现独特的、优越的功能，然后尽快的推向市场。
趋势二：设计复杂化，需要多样化且庞大的计算能力来协助。
趋势三：智能系统设计正当时。数据正在成为市场的驱动力。现在国内很多大厂，不管是做汽车的，还是做手机的，或者是做数据中心的多媒体，只要有一点实力的，都在纷纷构建自己的数据中心，以及数据中心沟通的基础算力。机器学习和深度学习、整合系统优化、汽车及工业、5G和边缘计算、分布式及云计算等这些应用都是系统设计的主要推手。
趋势四：软硬件协同发展。软件和硬件不再是传统的通用芯片的形式，需要软件和硬件能够全部结合在一起。
趋势五：系统整合。当前60%到80%左右的芯片设计都是基于IP。未来，芯片设计极有可能趋向于搭积木似的模式。这种设计方式的改变，关键便在于系统整合，从子系统到复合SoC的整合。
软件是芯片成功的关键；Shift Left是当今主流设计流程
清华大学魏少军教授曾表示，随着AI应用的不断升级，深度学习的算法以及相应的硬件架构越来越多，下一代芯片的重要方向是算法和硬件的协同设计，即通过算法和硬件设计的融合，获得更小的延时、更高的能效和算力。当前，所有IC设计的挑战，基本都来自于软件。
事实上，软件正在主导芯片开发的成本、流程，甚至研发周期，它已经成为是否能成功做出一颗好芯片的关键所在。在传统的芯片设计流程中，对软件的测试仿真都是放到整个项目开发的后期完成的。不断验证和仿真一直是芯片研发过程中的噩梦，能成功流片更是需要经历千百次的锻打考验才能通关。无论是时间成本，还是经费成本，都严重不符合AIoT时代快速响应市场的需求。
Cadence亚太区系统解决方案资深总监张永专分享说：“我们希望将整个软件的测试仿真移到设计流程前面来。也就是把软件和硬件的协同运作及仿真放到芯片流片之前完成，越早通过完整的系统级验证和仿真，越能保证流片的成功，未来的芯片也才会更符合产品的需求，包括能耗、功效、能效等。”Shift Left，这也是当前主流的设计流程。
张永专进一步介绍说，Shift left的实现有两个思路，一是硬件加速仿真；二是原型验证。通过硬件的方式加速仿真有最重要的三点要素：首先，它的专注点是Debug里的硬件，即芯片或系统。因为芯片里的RTL Code迭代速度非常快，如果能快速对设计进行编译，就能越快的知道Debug的效用。其次，Design Size不再只专注于IP。因为设计公司往往会应用很多的IP，他们的主要工作已经转成做IP的集成，然后最终做系统的验证。最后，Design Size变大了，验证方法必需要能够容纳这么大的芯片，且快速Debug，快速预测编译的结果。
而原型验证，它的关注点则完全不一样。事实上，这是项目在不同的时间节点，选用的不同工具。在前期，也就是RTL Code Verification阶段，包括Power分析、功效的分析、Compile、Debug，都会集中在仿真加速这个阶段。当设计趋于成熟，完成80%、90%的时候，软件团队开始介入，Design就会迁移到原型验证平台。直到芯片Tape Out之前，软件工程师都会在软件上进行系统验证，即System Signoff。也就是说，在芯片还没流片之前，软件工程师已经全部都把系统归纳起来，这样，之后的流片，成功率就会大大提升。
随着5G商用进程的推进，万物互联的垂直应用需求的扩张，对各类芯片的需求也呈爆炸式增长。差异化的需求越来越明显，尤其系统的需求各不相同。软件搭配系统需求，会驱动整个行业的趋势。如何有效快速的方便工程师设计出芯片模型，并快速推向市场尤为重要。张永专表示，这也是为什么Cadence会推出Palladium Z2和Protium X2两个产品的原因。
在正确的时间、正确的使用场景和工作中，采用正确的工具！
基于Cadence原有的Pallaidum Z1和Protium X1产品，Palladium Z2和Protium X2是Cadence把脉市场与时俱进推出的新一代系统。据了解，Palladium Z2硬件仿真加速平台基于全新的自定制硬件仿真处理器，可以提供业界最快的编译速度，结果所见即所得，以及最全面的硅前硬件纠错功能；Protium X2原型验证系统基于最新的Xilinx UltraScale+ VU19P FPGA，为10亿门级别的芯片设计提供硅前软件验证的最高运行速度和最短的初始启动时间，其中在Palladium Z2 系统10小时内即可完成，Protium X2系统也仅需不到24小时就可以完成。
Cadence形象的将两套系统称为动力双剑。基于无缝集成的流程、统一的纠错、通用的虚拟和物理接口以及跨系统的测试平台内容，该动力双剑组合可以实现从硬件仿真到原型验证的快速设计迁移和测试。据介绍，这两套系统组合被用于应对移动、消费电子和超大规模计算领域最先进应用设计所面临的挑战。不过，张永专表示，不同的应用场景，对仿真验证的需求也不尽相同。根据实际应用场景来灵活调整硬件加速和原型验证的比例，才会得到最佳的效率提升。
比如对AI芯片来讲，它的硬件相对简单，设计的挑战在于必须结合非常多的算法，不断地迭代。这种情况下，关注点将主要是软件，侧重点是AI的算力模型。在初期开发Debug时，可能50%的时间会需要硬件仿真加速，50%的时间会需要原型验证。到Data Center则又有所不同。它更关注芯片的效率，每根走线的能耗、功耗尤为重要，这也就决定了Data Center的仿真验证流程中，80%的时间是在做硬件加速，20%的时间是整套操作系统的原型验证。
张永专特别强调说，Protium X2是目前整个业界中最快能够从仿真平台无缝接轨到原型验证平台的系统。因为他们有共同的编译器（Compiler），有统一的前端平台，且共用了所有的接口，不管是物理接口，还是虚拟接口，亦或是像PCI、USB、Ethernet这样的外部周边接口，都能很快的实现从左边的仿真加速，无缝迁移到右边的原型验证。能做到这一点，无疑在整个业界，都是一项重要的创新开发。
Cadence的前瞻发展战略
Cadence最近收购了一家做流体动力学的公司，整个公司正在走向一个非常多元化创新的发展。张永专分享说：“Cadence认为，系统的需求可能会推动整个产业的进步。我们现在整体的战略侧重在智能系统设计上。以计算型软件为核心出发，结合产业需求，Cadence将不只为系统加入所有的新工具，也不仅仅是芯片本身，还包括封装等，Cadence的工具都能为系统复杂状况提供相应的解决方案。”
据介绍，Cadence在AI智能工具的验证部分，已经引入了机器学习，从而可加速验证的验收。同时，Cadence还开放了人工智能的Database，客户不必再花时间和精力去开发一个有训练能力的庞大的资料库，可与Cadence共享人工智能及机器学习带来的好处。在数字验证部分，Cadence的战略思维是Verification的速度，看到左边每一个工艺节点它所最主要发挥的预估，从而提供最大化的验证效率。
Cadence拥有最完整的IP与SoC验证、硬件与软件回归测试及早期软件开发的全系列解决方案。其产品策略有最主要的四个关键引擎：第一个是形式验证的引擎，即JasperGold；第二个是Xcelium™ 逻辑仿真的平台；第三个是Protium；第四个是Palladium。当通过这四个引擎进行设计验证时，所有相关的大数据都将会收集到验证管理系统vManager，让整个项目的工程师团队都能够及时知道验证的进度，以及验证的缺陷点和人力的缺口。同时，还可以通过机器学习，在海量的大数据中及时定位错误，Debug设计的问题，提供解决方案，从而加速整个项目尽快完成验收。这是Cadence未来几年的发展方向，这样的策略会应用在各式各样垂直的产业，如手机、汽车电子、数据中心等。
张永专表示，硬件加速器真正运作的瓶颈其实不在于硬件本身，关键还是在于接口，以及相关的硬件性能要求，如低功耗，其更新速度的快慢不受限于摩尔定律。敏锐感知市场需求变化尤为重要！
