6月29日，据外媒最新报道，三星宣布，3nm制程技术已经正式流片!
据悉，三星的3nm制程采用的是GAA架构，性能上完胜台积电的3nm FinFET架构!
据报导，三星在3nm制程的流片进度是与新思科技合作完成的，目的在于加速为GAA 构的生产流程提供高度优化的参考方法。而因为三星的3 nm制程采用不同于台积电或英特尔所采用的 FinFET 的架构，而是采用 GAA 的结构。在此情况下，三星需要新的设计和认证工具，因此采用了新思科技的 Fusion Design Platform。
三星半导体设计技术团队副总裁 Sangyun Kim 表示，三星半导体是推动下一阶段产业创新的核心。所以，三星将藉由不断进行的技术制程发展，以满足专业和广泛市场应用不断增长的需求。如此，在三星电子最新的、先进的 3 奈米 GAA 结构制程技术上，受惠于与新思科技的广泛合作，在 Fusion Design Platform 加速准备，以有效达成 3 奈米制程技术的承诺，证明了这些关键联盟的重要性和好处。
报导指出，所谓的 GAA (Gate-all-around ) 架构，是一个周边环绕着 Gate 的 FinFET 架构。依照专家的观点，GAA 架构的晶体管能够提供比 FinFET 更好的静电特性，可满足某些栅极宽度的需求。而这主要表现在同等尺寸结构下，GAA 的沟道控制能力得以强化，藉此给予尺寸进一步微缩提供了可能性。相较传统 FinFET 的沟道仅 3 面被栅极包覆，GAA 若以奈米线沟道设计为例，沟道的整个外轮廓都被栅极完全包裹住，这就代表着栅极对沟道的控制性能就更好。
据了解，3 奈米 GAA 制程技术有两种架构分类，也就是 3GAAE 和 3GAAP。这是两款以奈米片的结构设计，在鳍中具有多个横向带状线。这种奈米片设计已被研究机构 IMEC 作为 FinFET 架构后续的产品进行了大量研究，并由 IBM 与三星和格罗方德合作进行了技术发展。
三星指出，这种技术具被高度可制造性。原因是它利用了该公司现有的约 90% 的 FinFET 制造技术予设备，而只需要少量修改过的光罩即可。另外，该制程技术具有出色的栅极可控性，这比三星原本采用的 FinFET 技术高 31%，且因为奈米片信道宽度可通过直接图像化来改变，这就给设计提供了灵活性。
来源：中国半导体论坛
免责声明：本文版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请第一时间告知，我们将根据您提供的证明材料确认版权并按国家标准支付稿酬或立即删除内容！本文内容为原作者观点，并不代表本公众号赞同其观点和对其真实性负责。
为您发布产品，请点击“阅读原文”
