了解Vivado的最新设计秘诀

扫描报名二维码，第一时间锁定精彩内容！

演讲简介：Versal 是赛灵思最新自适应计算加速平台 (ACAP)，基于 TSMC 7 纳米工艺。在本节演讲中我们将快速介绍一下该架构，然后重点介绍实现最短上市时间的工具和解决方案。我们还将讨论针对片上网络 (NoC)、高速 IO (XPIO)、内存控制器 (DDRMC)、控制接口和处理系统 (CIPS)、最新收发器以及高速调试端口 (HSDP) 使用软件工具的方法。在本次会议结束时，您将掌握高效满足这些器件需求并释放其真正潜力的知识和工具。

演讲简介：随着 FPGA/Adaptive SoC 设计的规模和复杂性不断提高，人们希望缩短设计时间，设计复用以及 IP 子系统的集成将是必然趋势。赛灵思认识到设计人员面临的挑战，并在 Vivado 中提供一款功能强大的、以 IP 为中心的设计工具，名为 IP Integrator (IPI)。IPI 可缩短构建完整系统所需的时间。在本次演讲中，您将了解如何通过实例化 IP blocks和子系统并对其进行互连来创建复杂的设计。此外，您还将了解可以在设计周期不同环节提高生产力的 IPI 协作特性。

演讲简介：

赛灵思器件提供实时交换可编程逻辑中的应用的独特功能，可显著提高其部署后的灵活性并延长使用寿命。在本次会议中，您将了解：

1. Dynamic Function eXchange (DFX) 的最新功能，即实现这些可能性的解决方案。不仅将介绍 Vivado 的最新特性（包括 Nested DFX 和 Abstract Shell），而且还将介绍可提高 DFX 效率和效果的其它最新软件及芯片解决方案。

2. 客户成功案例 — Abaco

演讲简介：MATLAB 和 Simulink 的插件通过自动代码生成、仿真和实现，将基于算法模型的规范转换为有质量保证的实现方案。

在本次会议上，您将了解如何混合针对异构器件不同域的模块集：

· 用于 DSP 的 System Generator（基于 HDL）

· Model Composer（基于 HLS 和 AI 引擎）

本次会议将概括介绍 Matlab 和 Simulink 的插件设计流程。

演讲简介：了解最新 Vitis HLS 工具如何使用无时序 C 代码应对设计生产力挑战。

本次会议将概括介绍赛灵思 HLS 技术及设计流程，并将特别强调为 SIMD （单指令多数据）结构中的 C++ 矢量数据类型提供的最新支持。

演讲简介：软件和人工智能市场营销副总裁 Ramine Roane 不仅将讨论行业趋势，而且还将带您了解最新赛灵思工具和解决方案。欢迎了解赛灵思自适应计算如何助力加速应用。

演讲简介：当前的设计突破了器件功能和性能的限制，通常会给及时达到设计目标带来严峻的挑战。了解UFDM（超快设计方法）的最新发展，这是一系列基于工厂专家经验的最佳实践，在过去几年里他们帮助客户解决了最棘手的设计收敛问题，并获得了最佳结果质量。同时，还可了解非常实用的 Vivado 综合与实现技巧。

演讲简介：赛灵思一直在开发全新的创新工具，其不仅可评估您的设计是否符合其 QoR 目标，而且还可进一步实现时序收敛的自动化。本次会议将介绍：

1. 如何访问 50 多个自动化设计修复，使用机器学习优化工具流程选项，并利用一些有趣的“最后一英里”时序收敛特性修复最后几个时序故障。

2. 客户成功案例 — NI

演讲简介：在设计流程中，要么忽略功耗要求，要么考虑得太晚，导致设计超出其不可退让的功耗预算。此外，由于电源约束缺失或无效，使得整体功耗评估可能不准确。了解如何准确估算从概念到完成的设计功耗，应用适当的功耗约束，并最大限度降低整个过程中的功耗。

演讲简介：本次会议将向您介绍仿真库编译、第三方仿真器支持、Xilinx VIP、赛灵思硬件调试 IP、流程与方法。