112G Ethernet PHY IP助力5nm高性能计算芯片取得更佳PPA

新思科技 2021-03-02 00:00 1144浏览 0评论 0点赞

GaN电机驱动设计“避坑”指南 AI开发的实战机会来了！

新思科技（Synopsys）近日宣布， DesignWare®112G Ethernet PHY IP已获得在5nm FinFET工艺上的认证，并具有显著的性能、功耗和面积（PPA）优势。得益于DesignWare 112G以太网PHY的面积优势，开发者能够使用可感知布局的IP核来优化高密度的片上系统（SoC），通过最大限度地在裸片的四角进行堆叠和布局来提高边带宽。为了提高性能，DesignWare 112G PHY在大于40dB的通道中展示了前向纠错后的零误码率，同时具有低于5 pJ/bit的功耗效率。

新思科技全面的112G以太网PHY解决方案结合了自身的布线可行性研究、封装基板指南、信号和电源完整性模型以及深入的串扰分析，可实现快速可靠的SoC集成。DesignWare 112G以太网PHY是新思科技面向高性能云计算应用的综合IP产品组合的一部分，除此之外还包括广泛使用的协议如PCI Express ®、DDR、HBM、Die-to-Die、CXL和 CCIX。

“20多年来，新思科技一直是业界可信赖的IP供应商，致力于为开发者提供适用于最先进流程的、功能丰富的高速SerDes IP，协助开发者获得市场竞争优势。采用5nm FinFET工艺的DesignWare 112G以太网PHY IP解决方案，具有独特的性能、功耗和面积（PPA），能够极大地赋能开发者，显著降低其集成风险，并更快实现成功。”

——John Koeter

IP市场营销和战略高级副总裁

新思科技