电流镜的失调及消除

EETOP 2021-02-26 00:00

TI MCU方案：电动汽车实时控制 【TI资料】基于新型C29内核的MCU技术资料

作者：131v1vv

本文来源于作者EETOP论坛帖子及作者公众号：不忘初心的模拟小牛牛

集成电路中的器件失配（Mismatch）普遍存在。特别是在先进制程中，当工艺的特征尺寸（feature size）逼近原子的物理尺寸以及光刻机射线的波长时，器件沟道长度和宽度的偏差(Variation)的相对比例会逐渐增大。工艺流程中湿度，温度等各种因素都会对器件的参数变化有影响。

可以这样说，即使在同一个die里，设计相同的器件，经过制造过程，总是存在着多多少少的差异。

代工厂（Foundry）通过对工艺流程的严格把控，尽可能的把偏差降低到比较小的范围。图1是芯片的生产过程中，存在的Die-to-Die，Wafer-to-Wafer，Lot-to-Lot的差异。Foundry提供的器件Model中，通常都会把这些偏差进行建模等效，协助工程师进行电路设计。

图1

失配通常会对模拟电路有很大影响，在设计阶段需要充分考虑。比如表现为运放的输入失调电压，电流镜的镜像误差。也可能导致量产时候良率损失的重要因素。

在许多高精度电路设计中，运放或比较器几毫伏的失调，可能会导致系统出现异常功能。电路设计过程中，需要充分失调来源及其影响。考虑失调的消除方式和代价。

当然Mismatch通常都可以通过电路和版图的优化设计，来减小。这就需要在失调电路所需的成本和对电路性能提高之间折衷。

本期仍以电流镜为例，简单讨论下其失调来源及消除方式，作为电流镜系列聊聊电流镜（上）和聊聊电流镜（下）的补充内容吧。

如图2，从MOSFET器件的长沟道模型I-V公式来看。其中影响参数包括u，Cox，W/L, Vth，VDS，λ等，存在着随机或系统失配，

图2

阈值VTH算是器件最重要的参数了，工艺流程中，通常都有阈值调整的Mask，从而保证阈值符合预期。尽管如此，实际的阈值仍然存在着接近高斯分布的偏差，如图3。偏差量的标准差和器件面积的关系可以用AVT的参数表示。

图3

假如AVT=2mVum，如果MOS器件的WL=1um^2,则通过计算简单估算阈值失配3σ(VTH)=6mV。

除了阈值VTH，其他工艺参数也存在随机分布的情况。比如工艺提供的测试结果通常会包含VTH_gm、Idsat、Δβ/β等的偏差计算公式，帮助设计人员选择器件尺寸。当然除了MOSFET外，电阻，二极管，三极管，电容都存在偏差，各种器件的偏差，对构成的复杂电路系统的影响，通常需要借助EDA工具协助分析和评估。

实际上，在先进工艺节点中（40nm以下），和版图相关的效应，如LOD、WPE、PSE、OSE及DFM、STI等都对器件有着比较明显的影响，可能导致失配。图4列出了造成失配的可能因素。