答题|难以置信！损耗大了2倍，原因是高速信号自己被自己串扰了

感谢各位网友的精彩评论，以下是高速先生的观点：

1，在本文的案例中，绕着连接器过孔出线的方式在高频变得是因为走线在走到中间的时候又和自己信号在连接器过孔的位置有了耦合，相当于信号在高频范畴时有了“stub”，因此高频性能就变差了；

2，其实细想很多走线的细节，都会出现类似自己和自己耦合的情况，最典型的就是走线在绕线的时候，由于绕线的间距太近，会出现磁场在绕线区域直接向前耦合的情况，也是高频的一种耦合，细心想想，你们还能找到更多的设计案例呢；在设计中，一旦到达了一个比较高的频率，很多不同形式的高频性能变差其实都能找到原因，单信号的话就是自己和自己的耦合，信号间的表现就是串扰，需要大家有这方面的意识，最好能结合到一些仿真的手段，那就更容易发现问题了哈！

绕圈的走线离过孔间距太小了，可以继续仿真一下，还是绕圈但是间距拉大后的效果看看情况吧 

这就有点像绕蛇形线了，对于高速的蛇形线，要求蛇形的u型内侧间距大于5倍线宽，靠的太近的话，信号会串扰到前端，前端也会影响后端，有点类似码间干扰，前一个数据和后一个数据上升下降沿相互干扰 

绕着出线的设计，绕前和绕后的走线（平行的部分）电流方向相反，相应电磁场的方向也相反。由于走线距离较近，当频率很高时，这种反向的耦合就会较明显。

1、差的case走线比好的case走线多出2个拐角，阻抗不连续更甚，引起反射损耗；2、差的case自身绕弯时存在一段差分对与差分对的平行走线导致对间串扰，高频时串扰更甚，引起串扰损耗，好的case无此情况。

考虑到40GHz，是NRZ编码还是PAM4编码。不过这个问题认为它是串扰并不合适，原因在于（阻抗失配），传输线绕回去部分，相当于并了电容（并联使得电容变大，阻抗变小），感觉类似于接地共面波导GCPW，改进方案在于传输线的参考平面完整，而原方案参考平面因反焊盘、绕回去的传输线，使阻抗失配。串扰是传输线a对传输线b的影响，很简单的栗子，蛇形线的情况，蛇形绕线高频传输系数变差，是“串扰？”还是阻抗失配呢，。谢谢   我从这篇文章学到了很多。  

@ 极个别同志

穿越密集连接器信号孔避让（多层挖空），导致信号回流裂化，回损随着裂化，带宽减小。另外，这种连续绕线，也存在差共模模式转化性能问题，影响P/N   skew及插损谐振 

@ 夜渡轻舟

主要是绕线时trace有更长的部分会和自身过孔耦合，加上出线区域的参考层又会很窄 

@ ＃％￥&×-@？

1.绕线使走线变长，相应的电感也增加了，导线周围产生的电磁场相互影响的长度也就变长了，导致串扰增加；2.导线绕回来经过过孔，过孔和导线之间相互影响，也会导致串扰增加。 

@ 孙伟

高速先生很早就说过了，信号是以电磁波方式传播的。如图那样环绕，信号流向一正一反，高频会直接耦合过去，信号当然变差啦。所以差分绕线都要保证5w呢。

@ Trunktren

连接器过孔区域绕着出线的设计高频性能会变差是因为其差分信号经过过孔区域时，信号跟过孔之间会有串扰，同时过孔因为挖了反焊盘，导致经过其反焊盘区域的差分信号的参考平面变窄了，导致高频性能变差。

@ Alan

BGA扇出位置的绕一下增加了环路电感，导致过孔焊盘区域和走线得距离太近，阻抗会有变化，串绕增加。信号的回流路径也形成了一个环路。几个因素叠加在一起就会导致高频性能变差 

@ 莫克

过孔和走线存在耦合，造成串扰是一个后果，另一个后果是阻抗发生变化，导致回损变大，从插损曲线可以看到高频部分的震荡，就是对应了回损的震荡。还有这种绕一圈的扇出，也会导致回路电感变大，辐射变大。但是我没想明白的是，案例中为什么需要绕一圈，是不支持PN互换吗，印象中一般芯片都支持吧？ 

@ 杰文

在公众号首页输入关键词：2025积分

来看看你有多少积分了~

扫码关注