Imec 为 DRAM 外围晶体管开发了一种基于 FinFET 的技术平台，该平台能够满足 DRAM 外设的特定要求，包括热稳定性。这一新平台继承了 Imec 之前开发的基于平面高 k/金属栅极晶体管的平台。通过利用具有鳍状导电通道的晶体管的卓越性能，基于热稳定 FinFET 的外设平台支持 DRAM 内存向 10 纳米以下技术转变，而这一发展是由汽车、人工智能和机器学习等应用的兴起所推动的。
热稳定性是构建 DRAM 外围晶体管的关键约束因素。DRAM 外围晶体管是一组不同的晶体管，其特性在定义某些特定存储功能（如地址解码器、感应放大器和输出缓冲电路）中起着关键作用。在目前的 DRAM 架构中，外围晶体管是在 DRAM 内存阵列区域旁边制造的，在处理基于 1 个晶体管、1 个电容器的存储元件之前。因此，它们必须承受高达 550-600 摄氏度的 DRAM 内存退火温度，并持续数小时，这是制造内存和后端元件所需的。其他一般限制则源于对降低制造成本的节能解决方案的需求。此外，还有特定于功能的要求，这些要求转化为每种类型的外围晶体管的导通电流、关断电流和阈值电压的不同规格。所有这些都对 DRAM 外设制造提出了挑战，并将简单的复制粘贴排除在常规逻辑晶体管工艺流程之外。
Imec 于 2007 年开始其相关研究，开创了不同代热稳定外围晶体管技术，并为行业提出了多种材料和集成选项。最初，Imec 研究人员积极探索高 k/金属栅平面晶体管的 DRAM 兼容版本，以成功使用具有多晶硅/SiO₂ 或多晶硅/SiON 栅极的传统 MOSFET。这种转变受到逻辑技术路线图的启发，其中从平面 MOSFET 到基于高 k/金属栅极的晶体管的转变发生得要早得多。
Imec 的优化旨在开发与 DRAM 兼容的模块，例如热稳定的金属栅极堆栈、源极/漏极结和金属触点，并将它们集成到行业相关的栅极优先和栅极后 DRAM 外设制造流程中。
近年来，随着数据密集型应用的持续增长，对高能效外围晶体管的需求也不断增加。Imec 团队重新追踪了“逻辑”的路径，从平面高 k/金属栅极晶体管转向性能更好的 FinFET。这些发展导致了一个与行业相关、热稳定的基于 FinFET 的平台。Imec 设计了多种风格，具有不同级别的制造复杂性和晶体管性能，以满足下一代 10 纳米以下 DRAM 的需求。
从长远来看，人们设想了更多颠覆性的概念，以继续 DRAM 扩展之路。其中一种是在单独的晶圆上构建外设，并使用先进的晶圆键合技术将其与内存阵列集成，为新的研发途径奠定基础。
