----追光逐电 光引未来----
03
AI 光通信时代，CPO 迎三大产业变化
3.1、 变化1：硅光技术加速发展，CPO 硅光光引擎不断成熟
硅光光引擎作为CPO 的技术核心，在AI 光通信时代加速成熟。硅光技术是实现光子和微电子集成的理想平台。在当前“电算光传”的信息社会下，微电子/光电子其技术瓶颈不断凸显，硅基光电子具有和成熟的CMOS 微电子工艺兼容的优势，有望成为实现光电子和微电子集成的最佳方案。硅光光引擎作为当前CPO 光引擎的主流方案，硅光技术的成熟有望进一步带动CPO 的发展。
（1）从硅光技术应用来看，硅光技术作为硅光光模块、CPO 和OIO 光引擎底层技术，高速时代基于硅光光通信的拓展，有望进一步催化硅光光引擎技术成熟。
硅光作为光通信技术，有望充分受益于 AIGC 的发展，硅光子技术在数据中心中芯片侧的 OIO、设备侧 CPO、设备间光模块以及数据中心间的相干光通信都有望迎来进一步发展。
（2）从硅光发展节奏来看，全球企业积极推动硅光技术发展，硅光产业链进一步完善。目前，硅光技术产业仍在发展，产业链不断构建，已初步覆盖了前沿技术研究机构、设计工具提供商、器件芯片模块商、Foundry、IT 企业、系统设备商、用户等各个环节。2010 年左右，硅光技术的研发体制开始由学术机构推进转变为厂商主导。
硅光子技术主要有以下几种发展模式：一是国家项目支持，如美国 2014 年发布“国家光子计划”，出资打造集成光子工艺研究院，随后在 2015 年投资6.1 亿美元成立集成光子学创新机构AIM Pho.tonics，组织产业链各环节共同打造标准化的集成光子平台。全球其他相关研究项目和机构，如欧盟 Leti 硅光光模块量产研究计划等。
二是 Intel、IBM 等 IT 巨头的投入，Intel、IBM 从 2003 年左右开始致力于硅光子技术研究，进行了长期、巨额投入。三是小型初创公司早期靠风险资金进入，后期被大企业并购再持续投人，该模式已成为硅光子的一种重要发展模式。四是一些新崛起的初创公司，如Acacia、SiFotonics 等。
（3）从硅光产业机会来看，硅光方案景气度不断提高，硅光技术有望成厂商切入CPO 产业契机。第25 届中国国际光电博览会（CIOE 2024）于2024 年9 月11-13日在深圳国际会展中心举办。在AI 的拉动下，从光电芯片及光器件/光引擎到光模块在向高速率方向快速升级，同时以硅光/CPO/薄膜铌酸锂/相干等为代表的新技术成熟度不断提升，其中硅光技术成熟度和市场关注度显著提升，众多企业布局硅光技术。
CPO 的深度拆解：或带动硅光光引擎、CW 光源、光纤、FAU、MPO/MTP 等需求增长。AI 光通信时代，CPO 迎三大产业变化：
（1）变化 1：硅光技术加速发展，CPO 硅光光引擎不断成熟。硅光光引擎作为当前 CPO 光引擎的主流方案，硅光技术的成熟有望进一步带动CPO 的发展；（2）变化2：龙头厂商积极布局CPO，进一步催化CPO产业发展。Intel、Broadcom、Raonvus、AMD、Marvell、Cisco 等各大芯片厂商 均有在近年OFC 展上推出 CPO 原型机， Nvidia 及TSMC 等厂商也展示了自己的CPO 计划；
（3）变化 3：AI 时代高速交换机需求增长，CPO 是在成本、功耗、集成度各个维度上优化数据中心的光电封装方案，优势不断凸显。
01
CPO在人工智能应用中的加速落地
在摩尔定律效应逐渐放缓的背景下，人工智能集群的性能提升正从晶体管优化转向通信效率优化。共封装光学（CPO）技术通过高度集成，显著提高了数据传输的带宽和距离，同时降低了延迟，为解决AI集群扩展中的通信瓶颈提供了关键支持。美满电子和台积电近期的技术发布标志着CPO在人工智能应用中的加速落地，行业对高效通信解决方案的需求正在推动这一技术的快速普及，成为未来人工智能基础设施发展的重要方向。
光电共封装（Co-Packaged Optics，CPO）是一种新型的光电子集成技术。光电共封装基于先进封装技术将光收发模块和控制运算的专用集成电路（ASIC）芯片异构集成在一个封装体内，形成具有一定功能的微系统。
光电共封装技术进一步缩短了光信号输入和运算单元之间的电学互连长度，在提高光模块和 ASIC 芯片之间的互连密度的同时实现了更低的功耗，是解决未来大数据运算处理中海量数据高速传输问题的重要技术途径。
02
CPO/OIO 深度拆解:更高集成度的下一代高速通信解决方案
硅光基于硅和硅基衬底材料，通过CMOS工艺进行光器件开发和集成，在高速光模块领域可带来低成本、低功耗等优势，同时也能缓解EML短缺现状，硅光模块份额或加速提高。LPO由于其兼具可插拔性与低功耗优势，预计成为25-26年高速光模块的快速落地方案。CPO&OIO作为更高集成度的下一代高速通信解决方案，台积电、高通等厂商亦积极布局，台积电预计其交换机CPO平台26年成熟。
CPO或带动硅光光引擎、CW 光源、光纤、FAU、MPO/MTP 等需求增长
CPO 方案通过将光引擎与交换芯片近距离互连，相较于传统可插拔方案具有高带宽、低延时、低功耗、小尺寸等优点，同时利用基于硅光的光引擎，CPO 使用经过验证的半导体制造技术和设计工艺实现了高水平的光学和电气设备集成，有望实现规模化生产、可靠性提高和成本的降低。
从器件构成上来看，相较于采用分立式器件的传统可插拔光模块，主流CPO 方案中由于硅光光引擎的引入，除激光器外，大部分已实现了多种光电器件的硅基集成：
从互连架构来看，在电气连接上，通过引入更适合短距离场景 XSR SerDes，实现对电气接口的优化；在连接零部件上，CPO 相较于传统可插拔方案光互连取代铜互连，因此在交换机内部引入额外的光纤及光纤连接器，主要包括 ELS-光引擎段、光引擎-前面板段，同时前面板原光模块的电气接口转为光互连的光纤连接器。
当前参与 VCSEL CPO 研究和开发的主要组织是 IBM、惠普、富士通和古河。IBM 研究院和Coherent 于2022 年联合开展MOTION 项目，项目专注于创建紧凌的光学模块，将多个波长集成在单个芯片，该模块采用了尺寸为 1.64mmx4.64mm 的芯片，没有在电子芯片内合并重新定时功能，有效地服务于低延迟应用场景。
电子芯片、VCSEL 和电源传输（PD）芯片使用 flip-mounting 安装技术贴在玻璃基板上，在最大速度下，考虑到两端的电连接器，MOTION 收发器的功耗为 4pJ/b，约为800gOSFP（FR4）模块的 1/5；惠普的 4 通道 CPO 系统于 2020 年开发，包括990/1015/1040/1065/1090nm 的 5 种波长的 VCSEL 激光器；富士通于2022 年宣布的VCSEL CPO 系统采用16 通道VCSEL 和PD 阵列。
为了实现与多芯光纤（MCF）的耦合，VCSEL 和 PD 排列成弧形，相邻通道之间的距离为 40um。1060nm VCSEL、驱动器和TIA 芯片通过interposer 连接；Furukawa 的VCSELCPO 解决方案采用两组4 通道VCSEL 和PD 阵列，驱动器和 TIA 芯片分别位于VCSEL 和PD 的两侧，光学和电气芯片都直接贴在基板上，并通过引线键合连接。
马赫-曾德尔调制器是近十年来研究最多的硅光调制器之一，一般被认为是提高下一代数据中心光网络、5G 光模块速率的主要方案。MZM 最大优点是工作带宽是全带宽，并因此得到了广泛的应用，但由于基于干涉调控，尺寸较大（百um 量级），实际应用中长度一般大于2 mm，另外反向偏置的载流子耗尽型调制器功耗较高；
微环和布拉格光栅基于谐振，尺寸可以相对较小（几十 um 量级），微环调制器凭借其高品质因子(Q 值)的环形谐振腔结构，可以实现极高的集成度与低能耗（驱压小），适合用于光波分复用系统，但是微环调制器高Q 谐振腔要求较窄的光学带宽（典型如 100pm），制造误差容忍度小，温度敏感性较高，同时微环调制器的谐振峰是周期性的，调制器级联时不同信道之间容易串扰；布拉格光栅调制器是单模谐振，因此在工作波长附近仅有一个谐振峰，信道之间不易串扰，但布拉格光栅调制器中光栅固有的反射光会对入射端口其余器件造成不良影响，因此很大程度上失去了外调制优势。
从封装结构上来看，光引擎的异构集成根据封装技术进一步可分为2D、2.5D 和3D 封装，CPO 便是 ASIC 芯片与光引擎进一步异构集成。整体来看，CPO 技术将增加先进封装工艺需求，目前封装工艺仍是限制CPO 技术发展的主要因素之一，其中先进封装技术是指一种采用先进的设计思路和先进的集成工艺技术，如硅通孔（TSV）、重布线（RDL）、倒装（Flip Chip）、凸点（Bumping）、 引线键合（Wire bonding）等对芯片进行封装级重构，能有效提升功能密度的工艺技术。
由于硅在材料和制造方面面临着成本的挑战及封装面积的限制，局部硅桥的形式日渐增加，硅桥的异构集成中， ASIC、EIC 和 PIC 之间使用μ bump/无凸点的Cu-Cu 混合键合连接的硅桥连接，同时ASIC、EIC 和PIC 使用μ bump 或 C4 bump连接到共封装基板上。
EMIB 是英特尔的一种 2.5D 封装技术，通过在有机基板中嵌入薄硅桥和多层后道互连，实现局部物理互连术可实现高密度多芯片封装（mcp）的异构集成，用于逻辑存储器和逻辑到电子收发器之间的连接，相比硅interposer 的CPO，EMIB 避免了 TSV 转接板导致的信号完整性问题，并且占用更小面积，既保证了 FPGA 与光电子芯片之间的高速、高密度通信，又有效减少了封装尺寸，有望实现成本和性能的平衡，具有正常的封装良率、不需要额外的工艺、设计简单等优点。
但 EMIB很难在每个进程之初就跟上先进技术的步伐，且 EMIB 端器件之间可能存在差异，例如 FPGA 和HBM 之间收发器的电气特性和制造工艺存在差异，从而导致两端发热不均匀等一系列问题。
TGV 接头用于供电和接地，同一衬底上所有高分辨率线的薄膜加工简化了制造和组装，与有机衬底上的2.5D Interposer 或EMIB 配置相比，有可能降低整体封装成本。此外，玻璃基板集成了玻璃顶表面下的平面离子交换（IOX）光波导，提供了一个战略性的光学接口，允许封装的PIC 直接瞬态耦合，以实现更低的损耗。
（3）3D PE CPO：3D 封装技术将光电芯片进行垂直互连，不仅能实现更短的互连距离、更高的互连密度和更好的高频性能，还能实现更低的功耗、更高的集成度和更紧凑的封装，基于3D 封装的CPO 技术也是目前CPO 技术研究的热点和趋势。从结构上来看，PIC 和 EIC 的多种 3D 异构集成同样是μ bump、C4 bump、Cu-Cu互联、TSV interposer、Organic interposer、面对面堆叠、背对背堆叠的排列组合。
基于 3D 封装的光引擎，ASIC 芯片可通过 Interposer/基板/硅桥与光引擎互联，或者以其中PIC作为Interposer，再通过金属互联和TSV实现水平和垂直的电气互连。
输出功率和功耗是 ELS 的关键特征。激光源作为 CPO 核心器件之一，在 CPO体系中激光器约占系统功耗的 10-20%，硅光 CPO 中 ELS 的引入带来更高的插入损耗，这些损耗需通过增加ELS 的输出功率来补偿。ELS 的输出功率主要由这几方面决定：一是光引擎的链路预算、二是 CW 激光功率分配比、三是硅光引擎损耗，包括调制器和耦合损耗。其中激光芯片的高输出功率是造成大部分功耗的根本原因，此外，热电冷却器 （TEC） 消耗额外的电力来消散激光芯片产生的热量。
2.3、 光学互联：CPO 光链路较可插拔方案引入额外的光纤及光纤连接器
CPO 内部光纤路由的处理也是 CPO 的一大挑战。从构成上来看，CPO 系统的实现涉及各种组件的系统规模集成，包括光引擎、ASIC 封装、光纤阵列、大型体基板、电源管理组件、热组件、路由光纤组件以及外部激光源等。在CPO 内部，为最小化电气路径的距离，从而最大限度地提高电气性能并降低整体ASIC 功耗，光引擎紧密围绕ASIC 放置，CPO 内部光互连路径主要就是从光引擎到CPO 交换机机箱内部的前面板。
其连接方法和连接类型都是影响信号、热量和布线密度的总体系统要求的设计考虑因素，不同的设计选择及光纤离开光引擎的不同方向使得系统内部的光纤布线进一步复杂化，同时在安装应用中，都需注意避免对光纤玻璃表面损坏、大拉应力的应用以及破坏其涂层的完整性。
硅光光引擎通过与光纤阵列单元（FAU）耦合实现光的进出。光纤阵列（FA）是把光纤按照一定的间距排列固定起来形成的光器件，是光进出光器件的通道。光纤阵列分为单芯光纤阵列（SFA）和多芯光纤阵列（MFA），多芯 FA 的制作涉及到精确控制多个光纤之间的间距，需要一个精密的基底给光纤定位，最常用的是硅 V型槽和玻璃V 型槽，通过在V 槽上涂抹紫外胶，用一个平整的小玻璃片将光纤压入V 槽，固化后在 V 槽后的平台区涂上保护胶，最后将端面抛光成预定角度，从而完成 FA 制作，光纤阵列通常有常规 FA 、45°光纤悬出FA 、光纤转90°FA 等。
（2）光引擎—前面板：需要不同长度的光纤来路由每个光学引擎，尾纤长度的变化带来设计及安装维护的挑战。
中板/板载光互连解决方案：通过在 OE 和面板之间增加一个中板连接器，并提供各种长度的跳线，尾纤长度可以减少到只有一个设计，可以简化光引擎在面板上的安装，简化光引擎供应商的制造，并降低光引擎和附加尾纤损坏的风险。
另一方面，该方案会增加额外的连接器从而导致光损耗，由于潜在连接点数量的增加，CPO 组件将在设计中添加额外的光纤电缆和连接器，除了CPO 解决方案中包含的电缆外，还增加了一组跳线电缆，可以使用更不敏感且易于清洁的气隙或扩束连接器，来降低这些连接的组装和维护相关的运营成本。
在光纤线束管理方面，还可以进一步引入光纤柔性板（Fiber Shuffle）、带状光纤（Fiber Ribbon）、光缆捆束（Fiber Harness）、光纤带集线器（Fiber ribbon accumulator）、光纤预装盒等来提高光纤的可靠性。其中光纤柔性板提供了一种专门的方法来管理电路板上的数百到数千个光纤，薄膜结构优化了空间，从而增强了密集设备中的气流，同时它是可堆叠的，可以处理多层设计。
和集成化发展下的产品方向，其一端或两端为矩形状的 MT 插芯链接，通过一个插芯实现多芯光纤的并排链接。
MT（Mechanical Transfer）插芯是 MPO 光纤连接器的核心构造元素，通常用于实现多芯光纤的连接，其关键技术包括塑料成型插芯、金属导向销、插芯端面研磨抛光技术和检查技术等，对精度的要求较高。插芯一般按照金属铸模结构采用注入成型法，由模槽前方的 V 形槽确定及固定中心销位置而制造成型。MT 插芯通过导针和导针孔进行精准连接，确保了光纤连接器的高密度、高速度传输。
总的来看，与使用可插拔光模块的光链路相比，使用CPO 的光纤链路包含更多的光纤连接器。这些附加连接器包括 CPO 交换机面板上的连接器以及任何中板连接器。必须仔细考虑这些连接器的特性，以确保CPO 共封装的光学器件满足可与可插拔模块互操作；向后兼容已安装在数据中心的结构化布线。
高速CPO 中DSP 功能或仍不可或缺。在传统光模块中，随着通道速度达到 50 Gb/s 及以上，在NRZ 上引入了PAM-4 调制方案 以节省一半的带宽，其中大多数后端功能（如 CDR 和 SerDes）都合并到 CMOS PHY 芯片（有时也称为 DSP）中，其中还引入了密集的数字均衡，以补偿 PAM-4 信号中信号完整性的恶化。
面对未来224Gb/s 高速率通信系统的众多实现方案，其中两类CPO 架构可供参考，一种是交换芯片Die 上引出短距的XSR 接口，通过XSR 接口与芯片基板上的光部分进行电气互连，用于信号调制的DSP 部分与光部分放在一起，另一种则是将DSP部分进一步集成到交换芯片 Die 上，从而简化芯片基板上的光部分，降低芯片内部光部分的功耗。在第一种架构中，重定时芯片的主机侧通过 XSR SerDes 连接到ASIC，重定时芯片的线路侧通过 LR SerDes 连接到光引擎。
单片 CMOS EIC 或成为重要发展方向。对于需要极高集成度和功耗的 CPO 应用来说，一方面，EIC 单片集成方法或是不可避免的，这需要将模拟 TIA 和Driver进一步集成到 CMOS EIC 芯片中，另一方面，这要求接收器设计技术从模拟优化的 SiGe 转向数字优化的 CMOS，需要克服噪声、带宽和线性度等问题的技术挑战。总的来看，随着这些技术与低功耗和低成本的 CPO 本征优势相结合，单片 CMOS 电子器件或成为未来重要发展方向。
03
AI 光通信时代，CPO 迎三大产业变化
3.1、 变化1：硅光技术加速发展，CPO 硅光光引擎不断成熟
硅光光引擎作为CPO 的技术核心，在AI 光通信时代加速成熟。硅光技术是实现光子和微电子集成的理想平台。在当前“电算光传”的信息社会下，微电子/光电子其技术瓶颈不断凸显，硅基光电子具有和成熟的CMOS 微电子工艺兼容的优势，有望成为实现光电子和微电子集成的最佳方案。硅光光引擎作为当前CPO 光引擎的主流方案，硅光技术的成熟有望进一步带动CPO 的发展。
（1）从硅光技术应用来看，硅光技术作为硅光光模块、CPO 和OIO 光引擎底层技术，高速时代基于硅光光通信的拓展，有望进一步催化硅光光引擎技术成熟。
硅光作为光通信技术，有望充分受益于 AIGC 的发展，硅光子技术在数据中心中芯片侧的 OIO、设备侧 CPO、设备间光模块以及数据中心间的相干光通信都有望迎来进一步发展。
（2）从硅光发展节奏来看，全球企业积极推动硅光技术发展，硅光产业链进一步完善。目前，硅光技术产业仍在发展，产业链不断构建，已初步覆盖了前沿技术研究机构、设计工具提供商、器件芯片模块商、Foundry、IT 企业、系统设备商、用户等各个环节。2010 年左右，硅光技术的研发体制开始由学术机构推进转变为厂商主导。
硅光子技术主要有以下几种发展模式：一是国家项目支持，如美国 2014 年发布“国家光子计划”，出资打造集成光子工艺研究院，随后在 2015 年投资6.1 亿美元成立集成光子学创新机构AIM Pho.tonics，组织产业链各环节共同打造标准化的集成光子平台。全球其他相关研究项目和机构，如欧盟 Leti 硅光光模块量产研究计划等。
二是 Intel、IBM 等 IT 巨头的投入，Intel、IBM 从 2003 年左右开始致力于硅光子技术研究，进行了长期、巨额投入。三是小型初创公司早期靠风险资金进入，后期被大企业并购再持续投人，该模式已成为硅光子的一种重要发展模式。四是一些新崛起的初创公司，如Acacia、SiFotonics 等。
（3）从硅光产业机会来看，硅光方案景气度不断提高，硅光技术有望成厂商切入CPO 产业契机。第25 届中国国际光电博览会（CIOE 2024）于2024 年9 月11-13日在深圳国际会展中心举办。在AI 的拉动下，从光电芯片及光器件/光引擎到光模块在向高速率方向快速升级，同时以硅光/CPO/薄膜铌酸锂/相干等为代表的新技术成熟度不断提升，其中硅光技术成熟度和市场关注度显著提升，众多企业布局硅光技术。
Broadcom 在“OFC 2022”会议上，博通推出了首款 CPO 交换机，将 25.6Tbps Tomahawk4 交换芯片与光引擎相结合；2023 年推出Strata Tomahawk XGS5，交换容量为 51.2Tbps，功耗仅为5.5W，速率为800Gbps；在“OFC 2024”会议上，Broadcom宣布已向客户交付了业界首款 51.2Tbps CPO 以太网交换机—Bailly，该产品将八个基于硅光子的 6.4-Tbps 光学引擎与 StrataXGS Tomahawk5 交换芯片集成在一起，使光互连的功耗降低了 70%，硅面积效率提高了 8 倍；
Ranovus 在“OFC 2021”会议上发布了Odin 品牌模拟驱动 CPO 2.0 架构，该架构由Ranovus、IBM、TE 和Senko 共同开发，通过消除重定时功能和实施 IC 有效的单芯片解决方案，实现了 40%的功耗降低和成本节约；Ranovus 在“OFC 2023”上展示了将 800G 直驱硅光引擎与 AMD 的FPGA 芯片相结合；
Marvell 在“OFC 2022”会议上展示了其首款 CPO 样机，带宽为 1.6Tbit/s；在 “OFC 2023”会议上发布了51.2Tbit/s 的交换芯片；Cisco 在“OFC 2023”上展示了基于CPO 技术的25.6T 交换机原型，有八个3.2T硅光引擎，每个引擎配备八个 400G-FR4 硅光芯片，每个光引擎单通道 100Gbps。
Nvidia 一直在开发硅光 CPO，在“2020 GTC”会议上展示了一个通过 CPO 将GPU 和交换机芯片互连的系统架构图，并与与台积电、Ayarlabs 等公司积极合作开发 CPO 技术；TSMC 于2017 年开始与Luxtera 合作开发了一个65nm 节点的12 英寸硅光子工艺平台，随后引入先进封装，推出 COUPE1.0/2.0 平台，在公布的 CPO 发展路线计划 2025 年实现6.4Tbps 光引擎。
3.2.1、 Broadcom：TH5-Bailly— SiPh PIC + 7nm CMOS EIC + FOWLP
Broadcom 积极推动CPO 技术从交换机侧向服务器侧渗透。2021 年Broadcom 推出了配备 CPO 光学器件的下一代交换芯片系列，第一款 25.6T Humboldt 计划于 2022 年底上市，并计划于2022 年推出 51.2T Bailly，并宣布了基于硅光子集成电路的 800G DR8 可插拔收发器，并与 DSP 共同封装，以及未来将光学器件与 CPU 和 GPU 共封装的计划。
OFC 2022 展会上 Broadcom 展示了与 Tomahawk 4 交换芯片共封装的 800Gb/s光引擎， OCP 2022 上展示了CPO 进展，并宣布与腾讯和锐捷建立战路合作伙伴关系，在超大规模数据中心内部署世界上第一个基于 Tomahawk 4 的 25.6T Humboldt CPO 系统；OFC 2023 上进一步演示了基于 Tomahawk 4 的 25.6T Humboldt CPO 系统；
TH4-Huboldt：作为 Broadcom 第一代 CPO 系统，采用半 CPO、半电连接方式，交换芯片与两侧共 4 个3.2T 光引擎（32×100Gbps DR）互联，光引擎由硅光PIC 和SiGe EIC 构成，采用内置光源，整体封装上基于TSV 工艺通过基板互连，系统光互连功耗低于每 800G 7W，比传统的可插拔模块提高了 50% 以上。
Broadcom 正在尝试将CPO 技术从交换机进一步拓展到算力芯片，实现更大规模的扩展域。相比交换芯片的CPO 封装，GPU 会更加复杂，涉及到更多的 HBM 和更多的计算块。当前，一套设备具备 64x100G ，两套设备可实现 12.8T，未来有望提升到 102.4T 的高带宽。
3.2.2、 TSMC：积极布局硅光技术，推出COUPE 平台
TSMC 宣布推出COUPE 平台。TSMC 在2024 年北美技术研讨会上，披露了自身的 3D 光学引擎路线图，并计划为台积电制造的处理器提供高达 12.8 Tbps 的光连接。由于铜缆信号无法满足不断增长的带宽需求，硅光子学将成为未来数据中心的一项关键技术。TSMC 的紧凑型通用光子引擎（COUPE）是硅光子学领域的重要成果之一。
该技术采用 TSMC 的SoIC-X 封装技术，将电子集成电路（EIC）堆叠在光子集成电路（PIC）上，形成 EIC-on-PIC 结构。这种结构可以在模对模接口处实现最低的阻抗，从而实现最高的能效。此外，COUPE 还具备紧凑的集成设计、广泛的波长兼容性、高效的光电转换以及可扩展性和灵活性等特点，使得它能够支持多种光互联应用，并满足不同应用的需求。
TSMC 作为全球知名的晶圆厂供应商，其封装技术的主要特点之一，是能够在基础芯片上堆叠异构芯片，从而实现更好的集成度和性能水平。通过利用混合键合技术，最大限度地提高了堆叠芯片的 I/O 功能，进一步增强了连接性和数据吞吐量。
其光互连系统中，交换机卡和 GPU 卡中采用 CPO 器件。交换芯片周边布置 6个光引擎，光信号从尾纤导出，并通过带状光纤连接至前面板的 MTP 光纤连接器。GPU 卡中可能包含多个GPU，采用CPO 器件，通过NVlink 连接至面板。交换机卡、 GPU 卡分别进一步整合，分别构成交换机机架和GPU 机架。
光源方面，Nvidia 希望最终量子点光源能够使用，但目前仍以DFB 激光器为主，通过光纤将光源导入发射端。发射端采用微环阵列调制器，调制范围在25G/s-200G/s，调制后的信号导入接收端芯片，接收端包含光电二极管及跨阻放大器，将光信号转为电信号。同时在能耗上，早期原型机的功率预算大约是 3.5 pJ/b，其中大部分是激光器。
器件结构上，光引擎通过硅基 Interposer 与交换机芯片互联，其中PIC 集成了微环调制器、波导、耦合器，EIC 放置于 PIC 之上，和交换芯片连接距离非常短，包含发射端的微环调制器的驱动器、序列化器等，以及接收端的跨阻放大器、解序列器等。GPU 侧结构和交换机侧结构类似。
速率上，Nvidia 的一个原型机做到每根光纤带宽400Gbps，其中每个偏振包含8个通道，每个通道带宽为200Gbps。未来希扩展到每根光纤 800Gbps 和1.6Tbps。目前 Nvidia 已制造了许多测试芯片，比如RPC 19 被动微环调制器DOE 已于2019 年完成。
3.3、 变化3：AI 时代高速交换机需求增长，CPO 方案优势不断凸显
CPO 交换机 AI 时代迎来产业机遇期。在光互连不断穿透机架和计算系统的背景下，交换机作为光通信网络系统中核心网络设备，随着全球 AI 的高速发展，AI集群规模持续增长，AI 集群网络对组网架构、网络带宽、网络时延、功耗等方面提出更高要求，带动交换机朝着高速率、多端口、低功耗等方向迭代升级，AI 时代CPO方案交换机有望迎来产业机遇期。
3.3.1、 AI 时代交换机带宽加速迭代，端口互联速度快速发展
AI 加速交换机带宽发展，端口互联速度快速迭代。自 2019 年后全球数据中心产业开始步入算力中心阶段，根据Cisco 数据，2010-2022 年全球数据中心网络交换带宽提升了 80 倍，特别是近期 AIGC 的快速发展带来网络架构的升级和 GPU 的加速迭代，进一步带动设备间更高的带宽需求，2023 年作为 AI 元年，AI 在一半的时间内将互联速度提升一倍，数据中心交换芯片的演化角度来看，目前进入每两年翻一番的快速增长阶段，预计 2025 年有望实现102.4T 的容量，对应 1.6T 光口。
3.3.2、 AI 集群加速Scale out，后端网络组网拉动高速交换机需求
在数据中心里，包括前端网络和后端网络，以及内部计算网络。计算网络：在一个服务器内连接多个XPU，通常使用短距铜缆连接，使用协议包括NVLink、Infinity Fabric、PCIe；后端网络：用于一个集群类多个服务器连接，通过XPU 的NIC/DPU的端口进行光缆连接，使用协议包括 Infiniband、Ethernet；前端网络：将服务器连接至数据中心，通过CPU 的NIC/DPU 的端口进行光缆连接，使用协议为Ethernet。
AI 集群加速Scale out，大集群组网带来大量高速交换机需求。随着AI 模型参数持续增长，带动集群规模从百卡、千卡拓展至万卡、十万卡，对于超节点及超大规模组网架构，未来有望从Scale up 和Scale out 两个维度来实现总算力规模的提升， Scale out 推动组网架构从2 层向3 层、4 层架构拓展，带来大量高速交换机需求。
04
CPO 发展潜力较大，商业落地仍需产业协同
总体来看， CPO 是实现高集成度、低功耗、低成本、小体积的最优封装方案之一。虽然 CPO 具有显著的潜在优势，但 CPO 目前处于产业化初期，除了技术上的挑战外，更受集成光学器件的市场接受度、标准和制造能力的限制。作为光通信解决方案的一环，其发展仍需整体产业链的协同推进。
4.1、 技术方面，CPO 在工艺、仿真以及测试等方面仍面临很多挑战
（1）封装工艺：CPO 涉及到TSV、TGV、多层高密度互连基板、Bumping 和芯片堆叠等先进封装中的关键技术，每种关键技术都有各自的优缺点，比如：TGV通孔技术可能会损伤玻璃造成表面不光滑，大多数TGV 加工方法效率低，没法大规模量产，TGV 结构的电镀成本和时间比TSV 略高，玻璃衬底表面的黏附性较差，容易导致RDL 金属层异常，玻璃本身的易碎性和化学惰性给工艺开发带来了难度；TSV的通孔加工、孔填充都有较高的工艺要求，此外还涉及到晶圆减薄，存在潜在的成品率和可靠性的问题。
良率挑战：由于光芯片是直接与电芯片通过先进封装工艺封装在一起，这给良率和测试带来了诸多挑战，同时光器件和电器件建立在不同的制造工艺技术上，因此具有不同的测试要求。共封装的光学器件具有较高的通道密度，同样给测试带来挑战。
4.2、 产业协同：AI 时代CPO 方案或与可插拔方案长期共存
根据Yole 报告，CPO 技术路线下，产业链分为了设计、光引擎、激光光源、芯片供应商、硅光代工、设备商（CPO 组装）。随着CPO 产业的逐步成熟，CPO 正逐渐从学术研究成果转变为市场需求产品，但在当前可插拔光学器件行业逻辑下，要成为商业化主流方案，仍需交换芯片及设备厂商、各模块厂商、各元器件厂商和运营商共同参与，其商业落地或将会对产业格局产生深远影响。
（2）CPO 产业有望带动硅光代工行业发展。随着 AI/ML 系统的发展，未来数十亿个光互连、芯片-芯片和板-板的市场潜力推动大型代工厂为大规模生产做准备，由于大多数光子学制造知识产权 （IP ） 由非代工公司持有，因此 Tower Semiconductor/Intel、GlobalFoundries、ASE Group、TSMC 和 Samsung 等大型代工厂正在准备硅光子学工艺流程，以接受设计公司的任何光子集成电路 （PIC） 架构。
他们积极参与 Peripheral Component Interconnect Express （PCIe）、Compute Express Link （CXL） 和 Universal Chiplet Interconnect Express （UCIe） 等行业联盟；小芯片互连的通用规格支持构建超过最大标线尺寸的大型片上系统 （SoC） 的封装，这使得在同一封装中可以混合来自不同供应商的组件，并通过使用更小的芯片来提高制造良率，每个小芯片都可以使用适合特定器件类型或计算性能/功耗要求的不同硅制造工艺。
05
CPO产业链代表企业梳理
我们认为，当前CPO 发展主要以海外AI 算力需求为核心，产业链参与厂商以海外企业为主导，其发展或对传统光通信产业链格局产生较大影响：一是硅光技术重要性进一步凸显；二是CPO 加大对先进半导体工艺的需求，整体来看，需重点关注以下板块：
（1）光引擎板块：
硅光光器件/光模块：硅光光引擎作为 CPO 的核心器件，且与硅光光模块技术通源，是传统光模块厂商的重要切入点，CPO 的发展本质上是对光模块/光引擎厂商综合实力的长期考验，一方面硅光器件/模块厂商有望充分受益于产业发展，另一方面，硅光芯片具有较高产业壁垒，头部厂商的深度布局有望迎来新一轮产业演化；
硅光工艺配套：从硅光工艺流程看，硅光与微电子技术逐步趋同，面临着光学、电学、热力学等交叉学科的融合和多层级的跨越，具有产业独特性，需高度重视配套工艺设备、软件厂商的投资机会，如光引擎封测设备、仿真、设计软件等；
（2）光互连板块：
ELS：ELS 作为当前CPO 主流光源方案，且CW-DFB 光源也是当前硅光芯片主流方案，随着CPO 的发展，ELS 的需求有望得到提升，同时光通信速率需求的不断提升，硅光芯片的通道数也随之增长，CW 光源需求量有望得到进一步发展，重视ELS 及CW 芯片供应厂商；
无源器件：相较于传统可插拔光模块方案，CPO 方案在交换机内容引入额外的光纤及连接器，包括 PM 光纤、FAU、光纤连接器（如 MPO/MT/扩束连接器等）、根据光纤整理方案的不同，还或涉及 Fiber shuffle 等无源产品，重视相关无源器件供应商；
（3）先进工艺板块：
Interposer：作为2.5D 封装电气互连基础，根据材质不同可以分为硅基、玻璃、有机 Interposer，针对不同封装方案，重视相关产品供应商；
封装工艺：CPO 技术涉及大量先进半导体工艺，以及封装方案，随着 CPO 技术逐步落地，国内厂商有望直接获得相关份额，或与国内光引擎厂商合作，通过光引擎的封装及测试代工切入到 CPO 产业链条；
（4）交换机板块：
交换机&交换芯片：CPO 作为高速交换机方案之一，随着 AIGC 发展，交换机产业链有望长期受益，重视交换机&交换芯片供应商。
申明：感谢原创作者的辛勤付出。本号转载的文章均会在文中注明，若遇到版权问题请联系我们处理。
----与智者为伍 为创新赋能----
联系邮箱：uestcwxd@126.com
QQ：493826566
