在万物互联的智能终端时代，手机SoC与消费电子SoC的性能表现已成为产品竞争力的核心指标。旗舰手机SoC需在算力爆发式增长与严苛的功耗边界间取得平衡，智能穿戴/IoT设备则面临着电池尺寸与全天候续航的双重挑战。新思科技E2E Power Solution的功耗优化解决方案从Architecture到GDSII，通过全流程功耗分析和系统级优化，赋能先进工艺下的低功耗设计，推动高性能芯片创新。
新思科技诚邀您参与新思科技2025 E2E Power SIG（Special Interest Group）技术峰会，与全球技术专家、头部公司及生态伙伴共同探索低功耗设计的前沿方法学与全流程实践，聚焦于E2E(端到端)的功耗分析、优化的前沿技术，为开发者带来深度的技术解析和丰富的实践经验分享，相信您的现场参与互动也必将为此次活动增添更多的智慧火花。
E2E Power SIG 活动亮点
1、全流程技术拆解
从Architecture到GDSII，深度解析Synopsys E2E Power Solution的功耗优化流程。
2、实战案例揭秘
芯片头部客户的低功耗设计经验，直击真实场景挑战。
3、生态协同
与合作伙伴共议先进工艺下的低功耗设计趋势。
参会信息
时间
2025年4月10日，上午9:30 - 下午 17:30
地点
上海市杨浦区惠民路10幢387号光大安石中心1号楼裙楼新思科技5楼会议室
活动议程
9:30-12:00 主题演讲
9:30-9:50
欢迎致辞
黄宗杰
新思科技中国区应用工程执行总监
9:50~10:30
E2E Power 解决方案概述
闵婧
新思科技数字实现资深经理
10:30~11:10
UPF 设计&验证流程挑战以及 Verdi-UPFA 解决方案
Charles Hsu
新思科技研发工程经理
11:10 ~ 12:00
通过动静结合的流程提升UPF低功耗设计的验证效率及助力验证的完备性
陈禹潼/史迎辉
新思科技资深应用工程师
12:00-13:30 午餐
13:30-17:00 主题演讲
13:30-14:00
关于Zebu Empower 的功耗高准确度分享
朱虹（Iris Zhu）
上海芯程大海智能科技有限公司专家工程师
14:00-14:30
RTL设计接单进行power/performance优化闭环 - RTLA+PPRTL
杨博文
阿里巴巴达摩院(北京)科技有限公司资深低功耗架构师
14:30-15:00
高能效比设计、优化、实现方案
何湘君
新思科技资深应用工程师
15:00-15:20 茶歇
15:20-15:50
网表级快速精准power仿真评估
阙诗璇
上海天数智芯半导体股份有限公司专家工程师
15:50-16:20
利用Vmin分析技术获得Signoff精度的低电压设计
杨浩
新思科技Signoff技术支持经理
16:20-16:50
电源完整性检查设计
倪敏璐
新思科技数字实现首席工程师
16:50-17:00
功耗讨论分享环节&Closing
17:20-17:30 扫码填写调查问卷环节
报名方式
* 请于4月3日前发送以下报名表进行报名。
* 本研讨会为邀请制。请务必使用公司邮箱报名。
* 本研讨会为免费活动，但由于场地有限，我们将按照报名顺序确定参会人员名单。若报名额满新思科技将提前关闭报名。请您尽快报名，以免错过此次难得的技术盛宴。
* 确认函会在4月7日前后发出，请注意查收邮件。微信端扫码和邮件报名皆可，请勿重复报名。
扫描上方二维码立即报名
我们衷心期待您的莅临，共享先进的低功耗设计、优化的方法学、案例，覆盖低功耗代码设计、低功耗验证，RTL level 功耗分析优化迭代，以及数字实现部分进行功耗优化的方法。让我们携手共进，共同探索集成电路设计与低功耗的新未来！
