新思科技近日宣布，全面升级其高性能硬件辅助验证（HAV）产品组合，推出全新一代HAPS-200原型验证系统和ZeBu仿真系统。
这两种解决方案都基于新款的AMD Versal Premium VP1902自适应片上系统（SoC），运行时性能、编译时间和调试效率都得到了显著提升。
相较于业界容量最高、密度最佳的硬件加速系统ZeBu Server 5，全新升级的ZeBu仿真系统，运行速度更高，能够处理高达154亿逻辑门的设计规模。这让开发者能够在性能、容量与密度之间拥有更大的灵活性。
此外，开发者还将受益于更快的软件启动体验（如在移动应用中启动Android系统）。同时，混合仿真现在支持更新、更快的新思科技Virtualizer虚拟原型多线程技术。
最为重要的是，新思科技正在与客户合作，通过将模块化HAV方法从HAPS原型设计扩展到ZeBu硬件加速，克服超过600亿逻辑门规模先进设计的验证挑战。
推动这些扩张的因素是什么？
复合复杂性（涵盖软件、硬件、接口和工作负载优化架构）为当前最先进芯片、系统级芯片（SoC）和Multi-Die设计的开发者带来了巨大的挑战。特别是验证和软件开发过程可能需要在仿真、硬件加速和原型设计阶段完成数千万亿个测试和验证周期。因此，人们明显需要更快的HAV解决方案，以加速先进芯片设计的开发和验证，并为其所支持的软件定义系统的优化功能提供保障。
▲图1：日益复杂的形势推动着硬件辅助验证需求的发展
新思科技始终处于HAV创新的前沿。HAPS-200原型验证系统和ZeBu仿真系统均采用新思科技在2022年推出的突破性概念：硬件加速和原型就绪（EP-Ready）硬件概念，并采用AMD最新的现场可编程门阵列（FPGA）技术发展创新，进而为不同设计规模和用例提供业界领先的性能。
通过这种方式，HAPS-200原型验证系统和ZeBu仿真系统可实现超强灵活性，提高客户投资回报率，并最终改变先进芯片和软件定义系统的验证流程。
针对性能进行了优化：新一代原型HAPS-200
HAPS-200以业界领先的运行效率，为高性能硬件和软件验证任务提供出色支持。同时，它也是接口协议验证、合规性测试及高速认证的理想选择。
与其前代产品HAPS-100相比，新产品的性能提高至2倍，调试带宽增加至4倍
使用异步设计架构，实现高达数十MHz的速度，接口协议子系统的速度可达400MHz以上
可与现有的HAPS-100原型环境、HT3连接器和配件一同使用
从单个FPGA扩展到多机架设置，容量高达10.8 BG
轻松重新布线，以优化性能
可通过ZeBu软件，利用EP-Ready硬件配置为硬件加速用例
针对灵活性进行了优化：ZeBu高性能硬件加速
ZeBu仿真系统为硬件加速用例（包括RTL验证和性能/低功耗分析）、软件启动和高级调试提供业界领先的性能。
与其前代产品ZeBu EP1和ZeBu EP2相比，新一代ZeBu产品的性能提高至2倍、调试带宽增加至8倍、容量扩大至6倍，编译速度也有一定的提升。
最大容量扩展至154亿逻辑门。
提供更强大的跟踪内存，能够快速实时捕获设计波形和调试轨迹。
EP-Ready硬件可通过HAPS ProtoCompiler配置为原型设计用例。
EP-Ready硬件提供出色的投资回报率和极致灵活性
HAPS-200原型验证系统和ZeBu仿真系统均基于EP-Ready硬件，支持通过软件和布线重新配置，以适应从详细RTL验证至高速软件验证等所有硬件加速和原型设计用例。除了提供优越的投资回报率（ROI）之外，这种灵活性还直接解决了验证规划中的一大挑战性难题。
长期以来，设计团队在做出硬件决策和投资时，往往需要依赖对验证需求的早期预测。在这种情况下，随着项目和需求的发展，他们经常会遇到资源短缺（需要进行更多预测和投资）或利用不足（浪费预算）等问题。
我们的EP-Ready硬件平台消除了这种不确定性和相关投资需求，在以下方面有显著改善：
资源优化：团队可以使用单一硬件平台支持所有验证用例（并同时管理多个项目），而无需维护用于硬件加速和原型设计的各种异构硬件池。
降低风险：重新配置硬件的能力降低了与早期验证规划决策相关的风险。随着项目需求的变化，团队可以调整其验证方法，而无需额外购置新硬件。
运营效率：管理用于硬件加速和原型系统的单一硬件平台可以减少操作复杂性、培训和维护。
▲图2：新思科技EP-Ready硬件平台具有两个用于硬件加速和原型系统的软件堆栈
我们的EP-Ready硬件基于统一的计算平台，集成了最新的AMD VP1902自适应SoC、电缆、内存和接口协议解决方案。通过灵活的布线和软件配置，用户可以根据需求选择同步时钟实现设计灵活性，或采用异步时钟优化性能表现。随着多个（通常是并行的）项目需求的变化，EP-Ready硬件能够快速重新配置，满足不同场景的需求。
模块化HAV方法可扩展容量，减少软件启动的时间和成本
现代芯片架构本质上是模块化的，多个小芯片通过UCIe等标准以及AXI和CHI等协议连接。硬件和软件复杂性的不断增加，导致小芯片呈分散化趋势，验证方法也随之向模块化发展。
我们的模块化HAV方法使用户能够将大型设计分解为可以独立验证的单个组件，然后便可以将其集成到更大的SoC或Multi-Die封装中。团队可以在自然边界处分割设计，例如UCIe接口和AXI/CHI协议。
验证完成后，就可以使用广泛的接口协议解决方案组合连接这些单独的组件。这些方案针对每个协议的延迟容忍度都进行了优化，使得SoC和系统验证团队能够维护现有的功能验证结构，让每个组件以最佳速度执行。
模块化HAV方法支持经过扩展的新思科技HAV产品组合，并在以下方面有所改进：
可扩展性：支持超过600亿逻辑门的验证容量，团队可以高效验证用于AI训练、先进数据中心处理器和高性能计算的最大SoC和Multi-Die设计。
生产效率：多个团队可以并行处理不同的子系统，大幅提高验证速度和效率。更改某个子系统时不需要重新验证其他子系统。使用较小的子系统时，软件启动速度也更快。
新思科技HAV产品组合：半导体和设计创新的基石
HAPS-200原型验证系统和ZeBu仿真系统代表了硬件辅助验证领域的重大飞跃。作为我们高性能HAV产品组合的扩展，它们为用户提供了优化的性能、容量、可扩展性和密度。通过软件和电缆的重新配置，这些工具展现出超强的灵活性，能够支持多个项目或根据项目需求动态调整系统资源。
随着行业向更集成、更复杂、软件定义的系统发展，早期软件验证和高效芯片验证流程变得愈发重要。HAPS-200原型验证系统和ZeBu仿真系统和完整的新思科技HAV产品组合正在帮助行业应对并克服软件、硬件、接口和架构的复合复杂性，为半导体设计的未来奠定坚实基础。
