定义
SerDes是一种功能块，用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算（HPC）、人工智能（AI）、汽车、移动和物联网（IoT）应用的现代片上系统（SoC）都实现了SerDes，这种SerDes能够支持多种数据速率以及诸多标准，比如PCI Express（PCIe）、MIPI、以太网、USB、USR/XSR。
SerDes的实现包括并行到串行（串行到并行）数据转换、阻抗匹配电路和时钟数据恢复功能。SerDes的主要作用是尽量减少I/O互连的数量。
为什么需要SerDes？
在多个IC中进行分布式数据处理，需要IC之间实现高速数据传输。并行和串行是芯片之间传输数据的两种方式。并行数据传输需要IC之间建立多个连接，而串行数据传输仅需一对连接。
如上表所示，串行数据传输具有低功耗、强大的EMI性能和简单的封装设计等优点而成为理想的选择。
SerDes应用
SerDes是芯片间互连系统物理层的最基本构建块：
SerDes+物理编码子层（PCS）=PHY（即物理层）
开放系统互连（OSI）模型将物理层（PHY）定义为负责数据传输和数据接收的抽象层。它是OSI模型中的最底层，其中还包括：
应用层
表示层
会话层
传输层
网络层
数据链路层
不同的协议对PHY提出了不同的抽象划分。例如，IEEE 802.3定义的100G PHY具有以下抽象层：
在这个模型中，SerDes将实现PMA/PMD子层，该子层是负责接口初始化、编码解码和时钟校准的逻辑子块。
新思科技提供哪些PHY IP解决方案？
新思科技是SoC设计领域中高质量、经过硅验证的IP解决方案的领先供应商，其SoC设计目前被广泛应用于众多市场中的常见设备和系统，这些市场包括：
移动通讯
汽车
云计算
高性能计算（HPC）
人工智能（AI）
物联网（IoT）
5G
新思科技全面的高速SerDes IP产品组合在功率、性能和面积方面都具有领先优势，使开发者能够满足超大规模数据中心、网络和存储应用的高性能计算SoC的高效连接要求。
224G以太网PHY IP和112G以太网PHY IP为高达800G/1.6T的高性能计算SoC实现真正的长距离信道
UALink PHY IP支持将AI加速器链路扩展至高达200Gbps
56G以太网PHY IP可满足高达400G以太网应用的覆盖范围和性能要求
Die-to-Die PHY IP适用于UCIe和112G XSR
多协议PHY支持以太网、PCI Express、CCIX、CXL和更多的协议
PCI Express PHY IP可在先进的鳍式场效应晶体管（FinFET）制程工艺下，为高达128GT/s的片上系统（SoC）实现高性能、低功耗的连接
