（本文编译自Semiconductor Engineering）
在小芯片和先进封装中，确保电信号在互连传输过程中的质量和可靠性，比在SoC和PCB中更具挑战性。
信号完整性是所有芯片和系统的基本要求，但对于小芯片而言，由于反射、损耗、串扰、工艺变化以及各种类型的噪声和物理效应的影响，实现起来变得更加困难。电信号需要以正确的时间、波形形状和稳定的电压水平到达目的地。这在单片芯片中已经够难实现了，而在先进封装中则变得更加困难。
虽然信号完整性分析已经存在了几十年，但由于小芯片之间芯片到芯片连接数量的大幅增加，信号完整性分析很快就会变得尤为复杂。其他需要考虑的因素包括阻抗匹配、信号衰减和时序约束，以确保小芯片之间的可靠通信。随着数据速率的提高、特征尺寸的不断缩小，以及在不同节点和不同尺寸上开发的小芯片被添加到某种类型的基板上，并经常以定制配置集成到某种类型的先进封装中，这些问题变得愈发难以处理。
Cadence SSG产品营销总监Mayank Bhatnagar指出：“与传统的单片设计相比，基于小芯片的半导体设计或系统级封装面临着独特的挑战，尤其是在信号完整性方面。虽然单片设计中的信号更短且更具可预测性，但基于小芯片的设计需要通过基板或先进封装（如中介层和桥接器）进行芯片间连接。这些跨越材料边界的较长路径会导致阻抗失配、信号衰减和串扰等问题。在单片设计中集中式的电源传输，在小芯片设计中也变得更加复杂，因为多个小芯片需要仔细地进行噪声抑制。”
虽然装有小芯片的先进封装比单片SoC具有更大的可用面积，但这并不能解决信号完整性问题。“一方面，在小芯片中，所有的走线排布更为紧密，这会导致串扰显著增加，”Fraunhofer IIS自适应系统工程部高效电子负责人Andy Heinig表示，“另一方面，更多空间被分配给电源供应，留给信号走线的空间就更少了。”
小芯片的信号完整性与单片芯片主要在两个方面存在差异。Arm系统集成与开发研究员兼高级总监Javier DeLaCruz表示：“首先，接口本身将推动对芯片到芯片(D2D)接口的要求，需要针对该接口进行定制。其次，为芯片到芯片接口添加中介层和额外封装层，将对非芯片到芯片信号产生影响，这些信号需要穿过中介层和额外封装层。”
事实上，确保信号完整性是3D-IC面临的最大挑战之一。Ansys产品营销总监Marc Swinnen表示：“当信号传输到芯片外部时，连接的速度将极高。这些是将芯片连接在一起的SerDes，这些通道——尽管名义上它们是在彼此之间来回传输数字数据——但本质上是非常典型的模拟电路。在其极高的运行速度下，需要进行完整的电磁(EM)建模来对其进行计算。这意味着不仅仅是电阻电容（RC），还有电阻、电感和电容(RLC)都要考虑。此外，还存在互感，所以由于速度很快，需要对中介层上的信号进行完整的EM建模。射频设计师多年来对此已经很熟悉，但对于大多数数字设计师来说，这是一个新概念。他们必须深入了解EM，而它属于模拟领域。”
对于小芯片，硅通孔（TSV）和凸点也需要进行建模。“在较低速度下，这些凸点和TSV只是一个电阻或电容，”Swinnen表示，“但在较高速度下，需要进行EM建模。台积电必须为其N3工艺中的硅通孔开发RLC模型，这意味着即使是垂直连接也必须进行电磁建模。这是一个很大的区别，同时现在还要考虑信号传输容量，因为你必须确定信号路径——信号离开一个芯片，可能会到达多个芯片，通过中介层，如果是I/O信号，甚至会到达封装。你需要能够对跨越多个芯片和一个中介层的整个信号路径进行从头到尾的建模。这是电磁和信号完整性方面的主要问题。然后，如果你要处理较低速度或片内通信的信号路径，就必须采用传统的RC建模方法。”
电磁分析通常比RC提取更复杂，但其处理能力也更有限。“EM分析可以处理数千个信号，但不能像RC提取器那样处理数百万甚至数千万个信号，”Ansys的Swinnen表示，“这意味着通常需要隔离那些对高速通信至关重要的信号，然后加入其他低速信号，或者单独分析通信信道，例如HBM通信信道就是一个典型的例子。当信号从小芯片传输到HBM进行时，会涉及多条信号线，我们说的是同时传输1024位数据。这是相当高的带宽，而且这些信号线与电源和地线交错排列以实现屏蔽，因此它成为了一个复杂的物理和电气通道，您需要对其整个电磁特性进行模拟。”
与PCB的相似性与差异性
如今，芯片设计团队面临的许多多芯片和小芯片问题，与他们在PCB设计中遇到的问题类似。甚至一些术语也相同。但随着先进封装中多个小芯片的出现，这些问题正变得愈发复杂，也更难解决。
新思科技技术产品管理总监Keith Lanier表示：“PCB设计需要将内存、CPU和各种独立组件集成在一起，而用于PCB设计的工具能让您按照所需速度进行分析。当然，PCB的尺寸要大得多。所以实际上这是规模上的差异，而当我们朝着多芯片的新方向发展，开始考虑中介层所需的集成电路式布线，或者用于晶圆对晶圆键合的嵌入式桥接时——所有这些互连类型都与PCB设计中的不同。还有C4凸点之类的东西，您仍需对它们进行处理。但你还得处理可能连接到外部世界并一路连接到PCB，进而连接到更大系统的信号，以及所有从一个芯片到另一个芯片的互连。人们希望未来成为现实的整个小芯片生态系统必须有更多的标准。但问题是，‘从信号完整性角度以及多芯片系统的电源完整性设计角度来看，分析这些互连需要哪些工具呢？’您需要考虑到电源会驱动热效应，而热效应可能会对这些多芯片系统和小芯片设计产生许多不同的影响。”
对所有这些进行分析是一项挑战。“与PCB相比，有两个因素决定了设计工程师针对这些新型多芯片系统的物理特性需要考虑的分析类型，”Lanier表示，“首先，设计工程师必须考虑设计特征尺寸，并考虑采用的代工厂工艺，而不是OSAT或有机基板。尺寸要小得多，但速度却高得多，这两个因素共同推动了在IC领域进行电磁模拟的需求，能够将其用于需要这类分析的数字设计，以及多芯片设计。这些工具可以用于PCB设计，也可以用于传统封装产品，但多芯片和小芯片设计在相同精度要求下需要更大的处理能力。这是另一个挑战。与最初的PCB设计相比，从设计尺寸规模的角度来看，多物理场分析现在要复杂得多。”
小芯片效应
信号完整性挑战因应用而异。西门子数字工业软件产品专家Subramanian Lalgudi表示：“在单片设计中，过去信号完整性是由PCB方面的独立团队负责，他们将这门技术做到了极致。关于如何完成合规性验证，他们有一套既定流程。如今，对于小芯片，存在不同的协议——如UCIe、MIPI以及SATA。如果你是一名设计收发器的芯片设计师，或者你是像惠普公司负责电路板设计的人员，又或者你来自一家中继器公司，试图接收、放大并发送信号，那么这个过程就很清晰了。关于发射端所需的合规性标准已经发展得较为完善。但中继器所需的合规性是什么？对于串行标准和并行标准，接收端所需的合规性又是什么？串行是点对点的。并行主要用于DDR应用，但在PCB中，每比特的能量消耗相当高，所以它们能够承受。毕竟PCB有更大的表面积等。”
当芯片还是单片式时，考虑的只是专有技术方面的因素。“不存在标准化，”Lalgudi表示，“当小芯片出现时，就需要进行静态时序分析，这是一项时钟到时钟的任务，以确保所有比特在锁存及后续操作之前能按时到达。这涉及建立时间和保持时间。过去这被称为静态时序分析，但小芯片出现后，情况发生了变化。小芯片的生产商可能与集成它们的人不同。英特尔和AMD已经证明了这一点。英特尔采用了FPGA设计，他们可以进行混合搭配。他们可以在一个技术节点上使用处理器，也可以在较旧的技术节点上使用小芯片。这是有益的，因为现在他们可以专注于他们真正擅长的领域。”
解决这些挑战的关键是将问题分解成不同层面。“如果你处于早期探索阶段，可能还没有一套完整的设计规则，”新思科技的Lanier表示，“但你仍然需要能够做出某些权衡，进行可行性研究和探索，并了解如何在系统中使用这些小芯片，以及如何配置这些小芯片，使芯片间连接足够短，从而获得处理工作负载所需的速度。你必须确保电源分配网络的设计能够满足你的功率目标。与此同时，你必须确保热界面材料以及所有不同的组件——不仅仅是芯片，还包括芯片实际组装在一起的整体——仍然能够满足芯片的最高温度要求，以及整个系统在各种可能面临的条件和极限情况下的最高工作温度要求。设计的复杂性和速度正变得越来越关键，确保这些工具能够支持它们。”
为了应对这些复杂性并提高可预测性，行业在多个领域取得了进展。Cadence的Bhatnagar表示：“硅中介层和扇出型设计等封装技术正在减少信号损耗并提升互连性能。UCIe等标准化接口正在简化芯片间通信，而机器学习则助力实现更快的SI分析和预测建模。改进的材料和3D集成以及混合键合等技术通过减少互连距离和损耗，进一步提高了SI性能。此外，下一代EDA工具正在将SI、PI和热分析集成到一个统一的框架中，从而缩短了迭代周期并提高了准确性。而且高速接口现在采用了先进的均衡技术来减轻封装或互连中的损耗。封装、互连标准和仿真技术的这些进步正在稳步使这些挑战变得更具可预测性和可解决性。”
然而，还有更多挑战需要解决。Bhatnagar表示：“与单片架构的统一时序域相比，小芯片系统中各小芯片间工艺变化明显更严重，且存在衬底引起的时序偏差，这使得时序收敛变得更加困难。然而，这两种方法也面临共同的SI挑战，例如需要强大的仿真工具、材料效应分析，以及在工艺、温度和电压变化下进行可靠性测试。在这两种情况下，紧密整合SI和PI对于控制噪声对信号性能的影响至关重要。”
一些现有方法已经显现出局限性。“到目前为止，信号走线通常基于规则进行布线，”Fraunhofer的Heinig说道，“这虽然增加了信心，但也消耗了大量资源。这种方法将不再适用，未来所有设计步骤都需要对电源和信号走线进行持续、统一的规划。这包括从系统分区到布局的所有环节，并且需要更多的仿真支持。”
结语
目前，用于PCB设计中系统级信号完整性分析的工具和方法正应用于小芯片设计。EDA行业进行信号完整性分析已有40多年，但现在必须将这些技术应用于小芯片领域。用于信号完整性分析的一些工具和技术包括：用于可视化信号质量的眼图、电磁仿真、数字信号的静态时序分析，以及用于高速互连的全波三维电磁建模。在此，小芯片的信号完整性验证涉及分析通过互连通道在收发器和接收器之间传输信号的行为，以确保其符合新兴的小芯片接口标准。
随着有意开发商业小芯片市场的公司不断取得进步，这些问题将初步得到解决。起点可能是利用现有工具，同时逐步增加相关功能和特性，以解决小芯片中的信号、电源和热完整性问题。
END
