以人工智能，物联网，汽车和消费电子等为代表的新兴应用带来各类高性能芯片需求激增，由此带来的芯片研发环节所需的 IC 设计、制造、先进封装和电路板系统的复杂性呈现出指数级增长，传统的方法已无法满足需求。
AI 算法模型可验证、准确、稳定，确保使用时的安全性，并能始终给出一致、可持续的结果。西门子 EDA 运用 AI 技术来优化 EDA 软件引擎、流程和工作流，构建利用 AI 的高质量引擎对于实现可扩展、可靠的结果至关重要。2月17日-3月26日，西门子全面开放四场AI EDA 工具系列技术讲座，帮助您超越传统 EDA 的视角，深入了解半导体设计流程。
非公开制会议
扫一扫，立即收听会议
第一场会议
Questa VIQ 超越速度：提高仿真与调试效率
借助 AI/ML 的力量，智能验证彻底变革了功能验证。其通过更快的引擎取代传统的启发式和分析算法，以全面提升工程师创建、分析和调试的生产力；并利用预测技术减少工作量，以优化和加速验证过程。
本场会议将提供一个全面的概览，来展示 AI/ML 在产品线中功能验证领域的应用，并探讨如何利用这些技术来解决验证过程中遇到的挑战。
演讲嘉宾
高思喆，西门子EDA数字前端验证应用工程师
康奈尔大学计算机工程硕士学位，2023年加入西门子 DVT 团队，负责 QuestaSim、Verification IQ 等产品技术支持，致力于帮助客户加速设计验证。
第二场会议
Calibre 加持 AI 技术助力芯片物理验证快速收敛
半导体的复杂性不仅体现在工艺技术上，还体现在设计的复杂性上。这两个因素导致了整个设计流程的总验证时间不断增加。
为了帮助扭转这一趋势，Calibre 一直在努力帮助用户尽早优化设计验证方法，以减少每次迭代的时间以及完成签核所需的迭代总数。
本场会议将介绍基于 ML 的调试及其应用，以减少每次芯片级迭代的时间和工程成本。
演讲嘉宾
李剑雄，西门子EDA Calibre 应用工程顾问
曾在半导体代工行业的头部企业工作多年。入职西门子 EDA 后，帮助多家客户在 Most Advanced 工艺成功流片。对于 “先进工艺 / 先进封装 / AI 芯片” 等领域有着丰富的经验，拥有西安交通大学的本硕学位。
非公开制会议
扫一扫，立即收听会议
第三场会议
借助 AI 加速的 Solido Simulation Suite 实现超高精度定制 IC 验证
人工智能（AI）持续革新定制 IC 验证，带来巨大的运行时间、可扩展性和可用性优势，从而产生更具差异化的芯片设计。
本次会议将介绍 Solido 仿真套件，并探讨 Solido 的新 SPICE 和 FastSPICE 技术（包括模拟器内的 AI）如何提供比传统方法快几个数量级的生产级精确结果。
诚邀您参加研讨会，并了解如何在多个工艺、电压和温度（PVT）角落实现更快、更准确的 SPICE 级验证和分析，并利用这些信息为高价值的设计优化步骤提供依据。
演讲嘉宾
马泉，西门子EDA资深 AMS 产品应用工程师
在模拟及数模混合集成电路业界20年，有超过15年的 EDA 软件售前技术支持经验。熟悉模拟电路设计、仿真、版图设计，以及全定制集成电路设计流程和相关软件。目前负责西门子 EDA CICV 平台产品的技术支持。
第四场会议
利用由 AI 驱动的 Solido Characterization Suite 和 Solido IP Validation 设计并验证过的可投入生产的 IP 和单元库，加快 SoC 流片进度
IP 验证是决定上市时间和芯片成功的关键因素。对于成功的 SoC 流片，所有设计 IP 都必须正确选择，并针对多种视图（逻辑、物理、时序、SPICE 等）进行验证以确保一致性和正确性。这可能需要 IP 生产和集成团队每次迭代花费数天或数周的时间。不理想的 IP 选择，或者在设计阶段后期发现的 IP 问题，可能导致需要昂贵的 ECO 迭代、重新流片，或者最终产品无法满足竞争指标。
本次研讨会将讨论 Solido 的 AI 驱动的 IP 生产、验证和选择策略如何加速 IP 生产工作流程。Solido 特性描述套件和 Solido IP 验证套件为 IP 和库的特性描述、分析、比较和质量保证提供了全面的解决方案，使 IP 和 SoC 团队能够加快 SoC 流片进度，并为最终芯片实现更好的功耗、性能和面积。
演讲嘉宾
桂涵姝，西门子EDA CICV 资深应用工程师
拥有10年半导体数模混合设计验证工作经验，5年高速高精度数模混合设计经验。在数模混合验证工具支持，RF 验证，Yield 验证方面经验丰富。多年支持标准工具库，标准 IP 交付工具，对标准时序库的产生于使用有深刻理解。
非公开制会议
扫一扫，立即收听会议
