实现即插即用Chiplet，互连会是一大挑战吗？

即插即用的小芯片（Chiplet）是业界想要实现的一个普遍目标，但UCIe 2.0是否能让我们离这一目标的实现更近一步呢？问题在于，当前该标准的驱动因素并没有追求即插即用所要求的互操作性。

UCIe 2.0于2024年8月发布，宣称具有更高的带宽密度和更高的电源效率，以及支持3D封装、可管理的系统架构等新功能。该标准由主要行业领导者推动，包括ASE、阿里巴巴、AMD、Arm、谷歌云、英特尔、Meta、微软、英伟达、高通、三星电子和台积电。

但是，前沿技术的要求可能与其他市场的要求不同。“标准是由数据中心领域的人员推动，相关的物理层（PHY）面向前沿节点，这增加了复杂性，”YorChip创始人Kash Johal表示，“对于其他市场，即面向28nm至12nm的低成本设备，人们只需要标准的构建模块，并使用FPGA或ASIC将它们结合在一起。低端市场更需要标准。这一市场的客户非常重视可重用性。如果你在设计最前沿的技术，那么用旧标准是没有意义的。”

那么，该标准究竟是为谁而定的呢？“对于数据中心和AI加速器领域的应用，UCIe将成为标准，”Fraunhofer IIS自适应系统工程部高效电子负责人Andy Heinig表示，“对于其他应用，如果挑战在于构建成本效益高、稳健的小芯片解决方案，那么UCIe是否是合适的标准尚不清楚。在这些情况下，将需要进一步扩展或修改，甚至需要采用不同的标准。”

在数据中心领域，没有人会关注第三方小芯片市场。Blue Cheetah首席执行官Elad Alon表示：“像UCIe这类标准，在不妨碍设计时，可用作基线架构和基线功能集。只要有一个旋钮可以让您实现更好的成本或功耗，您就会转动那个旋钮，因为您并非真的放弃互操作性。您只是让最终产品获得了一些益处。”

业界希望新标准的优势能够惠及更大的市场。Cadence硅片解决方案事业部芯片间接口IP产品营销总监Mayank Bhatnagar表示：“对于双方共同设计的定制小芯片，UCIe 2.0可确保高效的内部集成。对于第三方生态系统，其标准化接口和测试/调试功能可促进跨供应商的无缝互操作性，从而推动更广泛的采用。”

要实现Chiplet的广泛采用仍存在障碍。“要让一个市场蓬勃发展，就需要提高互操作性，”新思科技高性能计算IP解决方案产品管理副总裁Mick Posner表示，“这仍然是一项新兴技术。在过去一年里，我们看到了新封装技术的出现。就高性能计算而言，封装技术尚未统一。有EMIB和CoWoS技术，它们都在竞相提供差异化优势，但从技术来看，它们还没有融合。虽然die-to-die规格已经成熟，技术获取也变得更加容易，但你不能混合搭配使用。”

UCIe 2.0在多个方面都取得了进步。“UCIe 2.0做了很多非常好的事情，”Blue Cheetah的Alon表示，“它的3D部分做得非常好，充实了很多细节，扩大了足迹和配置的范围，正朝着正确的方向发展。”

虽然目前很少有人在研究真正的3D芯片，但从长期来看，它会带来很多益处。“从互操作性的角度来看，UCI 3D非常出色，因为通道几乎不存在，”YorChip的Johal表示，“一个芯片与另一个芯片直接通信。物理层很简单。它基本上是一个反相器，所以即便这是两个芯片，也几乎等同于在同一个芯片内。没有串行化，无需训练，没有DLL，也无需均衡——这些也都无需消耗电力。”

要达到这个目标还需要几个步骤。西门子数字工业软件工程现场负责人Luis Rodriguez表示：“UCIe 1.1在物理层和芯片到芯片层提供了互操作性，但在软件和管理层却没有。大多数UCIe 1.1项目都是单芯片到单芯片。UCIe 2.0具有系统架构和管理层，应该能支持复杂的拓扑结构，以及为具有复杂UCIe拓扑结构的封装提供管理、调试和运行诊断工具的标准方法。”

其他人也同意这一观点。“假设系统中有多个小芯片，”新思科技的Posner表示，“系统需要启动，并且需要有一个跨UCIe主频带或边频带运行的协议来管理这一启动过程。系统内的一个芯片将成为系统的协调器。也许这个芯片上有主要的可测试性端口，比如JTAG接口之类的。在UCIe 2.0出来之前，没有管理该系统的协议的标准定义。但这还不止如此。它还涉及可测试性，比如可能有一个芯片只有一个UCIe接口。那么如何管理系统内的可测试性呢？他们定义了超出物理协议范围的系统功能，但指定了如何通过主接口或边带接口进行交互。”

并非所有人都对此表示赞赏。“对于许多相同的考量因素，还有其他解决办法，这些办法在开销以及相对于你试图实现的功能的侵入性方面，各有取舍。”Alon表示，“如今，每家公司做这些事的方法都不一样，而且它们都针对略有不同的使用场景进行了优化。”

但标准化还提供了其他优势。西门子的Rodriguez表示：“就管理层而言，UCIe 2.0具有前瞻性，它提供了一种标准化的方式来管理小芯片，并处理诸如DFx之类的事务，从而进行测试和调试。这不仅为小芯片供应商开发软件提供了机会，也为EDA供应商开发用于测试这些小芯片的其他工具创造了契机。我认为企业不能只是把小芯片安装到封装上。他们会对这些小芯片进行独立测试，并结合UCIe 2.0进行测试。新增的管理功能和DFx使企业能够以一种标准方式做到这一点。”

开发链的所有环节都需要纳入考量。SmartDV营销副总裁McKenzie Ross表示：“先进的可管理性功能和协议，可实现多小芯片系统内的精确内存访问和高效通信。通过解决系统集成和生命周期管理的复杂性问题，UCIe 2.0简化了基于小芯片的架构的应用。随着它逐渐成为逻辑小芯片的新兴标准，全面的验证对于确保合规性和可靠性变得至关重要。”

如今，小芯片仍然属于前沿技术，只有少数能负担得起成本的企业才能涉足。“在过去的一年里，我们只看到两三个小芯片的发布，理论上你可以直接购买这些小芯片，并将其与你自己定制的逻辑电路一起应用于封装中，”Rodriguez表示，“我们看到一些项目计划在两年内采用UCIe 2.0进行流片。其核心思路是，你应该尽可能降低自身项目的复杂性，如购买现成的小芯片来实现诸如FPGA、人工智能加速器、在封装中添加内存等功能，然后只需关注集成以及管理这些不同模块。但现在下结论还为时尚早。”

采用小芯片还必须有令人信服的理由。“多芯片的一个不为人知的问题在于它会增加复杂性。”Posner表示，“不过多芯片具有极高的价值，以至于企业愿意承担这种复杂性来解决许多问题。这可能是他们遇到了光罩尺寸限制，也可能是他们想要实现计算规模扩展。他们愿意承担这种额外的复杂性。我们的目标是不断改进我们的交付成果，以更无缝的方式实现这一点。到那时，它不仅仅是一个IP问题。它还必须包括工具、生态系统、流程、参考设计，甚至涵盖整个小芯片的潜在参考方案。”

虽然UCIe解决了两个芯片间如何通信的问题，但其他问题仍然存在。“定义互连就是本末倒置，”Alon表示，“即使我们完全解决了这个问题，也未必就能实现即插即用的小芯片。在小芯片层面，不依赖接口就实现即插即用和互操作性是不太可能的。”

问题存在于多个层面。AlphaWave Semi产品营销经理Soni Kapoor表示：“UCIe2.0标准朝着正确方向迈出了一步，它提供了一个更完整的互连平台，涵盖电气、物理层和协议层，以及可测试性和可管理性——两个芯片如何相互交互、如何测试、如何加载固件（FW）。与行业内其他举措不同，在那些举措中，SoC基础设施将所有这些方面作为定制解决方案来确定和开发，而UCIe标准是行业内首个将它们整合在一起的标准。新规范为系统级封装用户提供了一个良好的平台，用户可以根据自身特定的分解需求进行采用和配置。”

然而，使用流模式的协议层仍未实现标准化。Kapoor表示：“当前的小芯片设计需要一种用于数据包化的低延迟方法，这有待其他行业生态系统来接手并针对特定应用进行优化。这种空白导致了专有解决方案的出现，这些方案针对低延迟、低功耗和高带宽对芯片间数据路径进行优化。我们也很高兴看到像Arm推动的新举措，他们扩展了AMBA协议族，以支持相干的芯片到芯片（现在也称为裸片到裸片）规范，供采用者使用。我们认为，更多类似这样的例子将以UCIe物理层为基础，为特定的新协议应用分层。”

封装带来了其他挑战。“使用HBM等先进封装，确实可行，”Johal表示，“因为互连端只有两毫米，所以通道更简单。这就是高性能数据中心领域的实际情况。对他们来说，成本并不重要。尽管使用先进封装设备更容易实现互操作性，但它们不能真正实现商业化。这并不像从某个供应商那里购买物理层芯片那么简单，然后一下子就能把芯片组装起来，并生产出人们可以购买的小芯片那么简单。封装和互操作性都存在巨大问题。”

每个阶段都存在复杂性。QuickLogic产品管理高级总监Mao Wang表示：“首先存在芯片如何互连的物理定义问题，硅通孔（TSV）的位置等，人们正在努力解决所有这些物理封装问题。小芯片之间还存在逻辑互连问题。如果你有一个来自供应商A的小芯片和一个来自供应商B的小芯片，如何确保它们能够通信呢？使用基于FPGA的小芯片可以解决这个问题。现在你可以在UCIe物理层之上定义任何你想要的协议。无论你希望如何将数据从一个小芯片发送到另一个小芯片，我们都能够实现通信。这一点很重要，尤其是当我们着眼于一个能从小芯片中受益的更主流市场时。”

必须要有人对小芯片的物理形态进行定义。“OCP开展了开放小芯片经济相关工作，并试图定义这些小芯片插槽，”Alon表示，“另一个备受关注的事件是由美国《芯片与科学法案》资助的国家先进封装计划发布的资助机会公告。其中一项内容就是定义特定的小芯片。他们想知道这些小芯片是什么样的、如何组合在一起以及有什么功能。在系统设计中，针对那些特定位置，你可以插入哪些第三方设备。即插即用这一愿景的吸引力非常大，围绕如何实现它已经展开了大量的讨论并付出了相当多的努力。”

成本仍然是一大障碍。Johal表示：“还有另一种标准，称为线束(BoW)，它针对的是标准封装，这是开始使用小芯片的最简单方法。它们无需端接就能驱动大约10毫米至15毫米的通道长度，若有端接则可达25毫米。如果你采用64位链路，那就是点对点连接。你需要64个接收器链路，还需要64个发送链路（TX）。这需要大量的引脚。如果引脚间距为130毫米，那么每个链路面积达6平方毫米，而一条链路有两个这样的区域。从成本的角度来看，这并不可行。另一个挑战是，要使这个长度发挥作用，信号完整性和电源完整性就会成为大问题。如果你想要一个长链路——大家都喜欢长链路——即使使用同一供应商但不同工艺节点的物理层芯片，要在不同材料条件下实现长距离的正常工作，情况会变得一团糟。”

各方正在建立合作关系以解决其中一些问题。“有机基板更加统一，因为它是一种更为成熟的技术，但它不适用于许多高性能计算扩展场景，”Posner表示，“它无法提供足够的带宽密度。而且它非常依赖封闭的生态系统，因为生态系统中的所有参与者都必须保持一致才能实现部件的混搭使用。汽车行业就是这种情况。这些小型生态系统正在形成，供应链体系相对封闭。多芯片应用的障碍正在降低，这得益于技术的成熟、工具的完善、生态系统的成熟、可用的IP，以及如今丰富的专业知识和参考资料。我们最终会形成一套最佳实践方案。”

封闭的生态系统也催生了更专业的解决方案。“UCIe非常适合许多小芯片应用场景，尽管一些具有不对称流量的应用（例如传感器和内存）可能需要更专业的互连方案，”Eliyan战略营销副总裁Kevin Donnelly表示：“基于标准的方法将是未来实现开放小芯片经济和市场的关键。由于目前大部分小芯片的应用都是由早期的大型采用者以只用的方式完成，在用量最大的应用中，可能会继续使用更专业、优化的互连方案。”

虽然UCIe或许能满足现有用户群的需求，但它并不能覆盖所有领域。西门子的Rodriguez表示：“UCIe并不能满足所有市场的全部需求。我们确实看到了其他竞争解决方案。例如，Bunch of Wires目前正在定义一种内存特定模式，而UCIe并没有涉及这个问题。Bunch of Wires的可定制性更强，可以满足自用型小芯片的需求，但UCIe在促进开放小芯片市场互操作性方面则处于领先地位。如果您有不同的带宽要求或非对称带宽要求，那么UCIe就无法解决这些问题。”

UCIe试图走在市场需求的前面。“与我们使用PCI Express等其他标准的经验相比，UCIe发布得很早，”Rodriguez补充道，“他们发布了UCIe 2.0的最终版本，而我们才刚开始看到最初几个实施该标准的项目。就PCI Express而言，IP公司将从规范的0.5修订版开始实施IP。UCIe 似乎采取了先制定规范并在被采用前就发布的策略。”

但这存在未能满足真正需求的风险。“我相信小芯片最终会采用插槽，而且人们会根据自身特定的使用场景精心定义它们，”Alon表示，“在大多数情况下，不太可能真的需要非常复杂的东西。在大多数情况下，额外的开销令人头疼。我指的是系统管理、启动和几百页的规范。”

UCIe能否开启一个开放的小芯片市场，还是仅仅满足现有采用者的需求？这关系到小芯片对主流市场可能带来的优势问题。

“如今，用户能够承担基于芯片组的设计，因为他们需要更高的计算能力、更多的I/O带宽，以及更大的内存带宽，”AlphaWave Semi的Kapoor表示，“小芯片并非适用于所有情况。UCIe在细分市场方面做得很好，它基于低成本标准封装和高端先进封装提供解决方案，在2.0版本中甚至为像3D这样成本更高的系统引入了选项。有一种误解认为UCIe会带来额外开销，而且如果要满足所有标准要求，那么芯片间（D2D）系统就无法做到最优。在物理层，没有什么神奇的办法，你需要处理封装通道问题，而UCIe标准针对每种使用场景和外形规格，在优化物理层方面做得非常出色。”

在小芯片能够从商业市场上采购并直接应用于任何设计之前，仍有许多工作要做。“小芯片概念的关键在于，中型企业能够使用经过验证的小芯片，从而降低成本，”QuickLogic的Wang表示，“他们希望创造出独特的产品，而无需从头开始构建整个ASIC电路，因为那样不仅耗时更长，开发成本也更高。”

成本仍是一大障碍。“对于初创企业而言，从技术角度和最终量产成本角度来看，采用小芯片设计或许有其合理性，”Alon表示，“但这意味着他们需要多套光罩掩膜版，进行多次流片。将其初始非重复性工程（NRE）成本与先进制程节点下更大的单芯片解决方案相比，这并非简单的权衡取舍。在某些情况下，坚持采用单芯片解决方案推出首款产品的NRE成本可能更低。这是一种复杂的考量。工程领域的许多事情都是如此。一旦拥有足够大的市场和业务规模，在稳定状态下你会采取的做法，可能与进入市场时不得不采取的做法大不相同。”

未来这种情况可能会改变，但不是现在。“如果一家中型公司，正在寻找两到三家供应商的小芯片，可能不会选择超先进的封装，”Wang表示，“这会消耗大部分的成本，还不如直接去打造一款ASIC。”