三星电子正在审查设计改进，因为它难以确保第六代 (1c) DRAM 的产量（正常产品与生产产品的比例）。对于志在第六代高带宽存储器（HBM4）扭转局面的三星电子来说，确保1c DRAM的良率至关重要。三星电子最近完成了第四代（1a）DRAM的重新设计并奠定了基础，因此它正在为1c DRAM的开发拼命。
据Edaily 2月11日综合报道，三星电子正在重新审查其1c DRAM在10nm（1nm为十亿分之一米）级别的设计改进工作。据报道，由于1c DRAM未能达到预期的产量，三星内部已经就设计改进提出了意见。一位熟悉半导体行业的业内人士解释道，“由于成品率不达标，所以有很多关于必须重新设计的传闻，高层（管理层）会做出最终决定”。
三星电子去年10月宣布，通过确保1c DRAM的良品芯片（正常运行的芯片），成功开发了该项技术。但并未达到预期产量，原定的发展目标也由去年12月修改为今年6月。在开发阶段必须确保的良率才能进入量产阶段，通常为60-70%。
三星电子计划将1c DRAM应用于其第六代HBM4，并将于今年下半年量产。该计划旨在提高 HBM 与领先竞争对手一代的 DRAM 的竞争力。 SK Hynix 将第五代 (1b) DRAM 应用于 HBM4，将 1c DRAM 应用于第七代 HBM4E。美国美光目前还未量产1c DRAM。失去HBM领先地位的三星电子，正面临必须采取大胆举措，推出采用1c DRAM的HBM4的境地。
三星电子正在逐步审查其 DRAM 设计流程，并过渡到由前半导体（DS）部门负责人全英铉 (Young-hyun Jeon) 兼任内存业务部门的主管体制。对于应用于第五代HBM3E的1a DRAM，重新设计已经完成，并且最近开始进行HBM的量产。据报道，公司内部已决定不再进行1b DRAM的重新设计。三星电子计划根据客户需求提高改进型 HBM3E 产品的产量，并将今年的 HBM 位总供应量提高至去年的两倍。
此前，人工智能（AI）半导体市场大客户NVIDIA对三星电子的HBM设计提出了问题，并提到需要重新设计。英伟达首席执行官黄仁勋上个月在全球最大的消费电子和 IT 展会 CES 2025 上表示，“三星电子需要重新设计 HBM3E”。三星电子原计划去年通过 Nvidia 的质量测试后供应 HBM3E 8 层和 12 层，但据悉这项工作仍在进行中。
由于下一代HBM是使用基于1a DRAM设计的DRAM（例如1b和1c）制成的，因此上一代的技术非常重要。如果支持1a工艺技术的话，那么下一代产品的良率也有很大的可能性能够得到保证。 10nm级DRAM将按照以下顺序发展：1x（第1代）-1y（第2代）-1z（第3代）-1a（第4代）-1b（第5代）。
业界诊断，即便三星电子重新设计1c DRAM，只要进行一些修改，就能顺利推进现有的HBM路线图。另一位半导体业内人士表示，“如果我们只重新设计一些部分而不是完全修改它们，我们将能够快速提高产量，如果我们在今年上半年完成开发，我们将能够在下半年量产HBM4”。
存储芯片交流群
