▼关注公众号：硬件微讲堂▼
大家好，我是硬件微讲堂。这是我第111篇原创文章。为避免错过干货知识，欢迎关注公众号回答问题加入免费技术交流群，抱团取暖，共同进步！
新年伊始，同学们是否已经奔赴各自的工作岗位啦？小编这就要开工啦！这两天在倒弄信号发生器，在搭配示波器使用时碰巧遇到一个问题，和大家一起分享下。
一道问题
照例，先抛出一道问题：将信号发生器的输出通道直连到示波器的输入通道。信号发生器输出的是1kHz，峰峰值为2Vpp的正弦波。而在示波器上显示的波形却是1kHz，4Vpp的正弦波。
这是为什么？难道是信号发生器有问题吗？
这个拓扑可以变形为用示波器探头去测量PCBA板上的正弦波/方波/三角波/脉冲等其他信号，可以说是很常见的场景。
哪里出问题了呢？
信号发生器简易模型解析
要搞清楚这个问题，首先需要先了解下信号发生器。
如上图所示，即为信号发生器的简易等效模型，我们来逐个模块解析下。
①Vg：信号发生器内部的信号源；
②Vd：信号发生器液晶屏上显示的电压，即为设置的输出电压；Vd是小编自己定义的，d是display的简写。注意：Vd并不等于Vg；
③R1：信号发生器的输出阻抗，通常为50欧姆。这是由信号发生器内部电路所决定，就是信号发生器的“内阻”。该数值在规格书都会标注，如下图所示。
④R2：信号发生器设置的负载阻抗，这个是假设的，需要认为设定的，并不是实际的负载，所以用虚线来表示。通常有两种模式可选：
1）50Ω模式：假设外部负载为50欧姆，并让信号源依据此负载输出；
2）高阻模式：假设外部负载为高阻，并让信号源依据此负载输出；
可以通过Utility--输出设置--负载进行设置，界面如下图所示。
揭秘信号发生器的内在逻辑关系
仅仅理解信号发生器的等效模型还不够，我们还需要了解其内在的关联。
在此之前，我们首先需要强调下：信号发生器并不智能，它不会预先知道外部实际接入的负载情况，它只会根据设置的负载阻抗进行输出。
不同的负载阻抗设置，再基于设定的输出电压Vd，会直接决定内部信号源Vg和Vd的关系。
如上图所示，当R2设置为高阻（通常为1MΩ）时，若Vd=1Vpp，由于串联分压原理，Vg=Vd；而当R2设置为50Ω时，则Vg=2xVd。
所以，需要重点理解负载阻抗R2和(内部)信号源Vg的内在逻辑关系。
示波器的输入阻抗
信号发生器的输出阻抗和负载阻抗暂且先聊到这里，我们再说一下示波器的输入阻抗。如下图所示，示波器输入通道面板上通常会标注通道的输入阻抗。在规格书上也会有明确说明。
小编手头的示波器，只有高阻（1MΩ）一种状态。高端的示波器还会有50Ω的输入阻抗可供选择。由于小编这里没有这样的示波器，不能展示。
信号发生器与示波器的阻抗匹配
说完示波器的输入阻抗，我们再结合信号发生器的负载阻抗设置一起看。
R2是假定的负载阻抗，用虚线连接。R3是实际的负载（如示波器的输入通道），用实线连接。R2有两种设置，R3有两种设置，共计有如下4种情况。
前提：假定信号发生器显示屏上的Vd=2Vpp，
当负载阻抗R2设置为高阻时，根据前面小节的分析，可知，Vg=Vd；
①当R3为高阻时，根据分压定理，R3两端电压V3=Vg=2Vpp；
②当R3为50Ω时，根据分压定理，R3两端电压V3=Vg/2=1Vpp；
当负载阻抗R2设置为50Ω时，如前所述，可知，Vg=2Vd；
③当R3为高阻时，根据分压定理，R3两端电压V3=Vg=4Vpp；
④当R3为50Ω时，根据分压定理，R3两端电压V3=Vg/2=2Vpp；
其中，②和③属于阻抗失配，是一种不正常的连接；①和④属于阻抗匹配，是正常的连接。
实际验证
上面的分析都是理论分析，下面我们基于现有环境，实际验证下。由于小编手上示波器的输入阻抗只有高阻模式，没有50Ω模式，所以我们只能验证上述4种情况中的2种。
信号发生器输出的是1kHz，峰峰值为2Vpp的正弦波。将信号发生器的负载阻抗设置为高阻模式，我们可以看到示波器上显示的波形Vpp为2V，对应上面分析的情况①，阻抗匹配。
将信号发生器的负载阻抗设置为50Ω模式，我们可以看到示波器上显示的波形Vpp为4V，对应上面分析的情况③，阻抗失配。
总 结
先聊到这里，梳理下今天讨论的内容：
①提出实际调试中遇到的信号源与示波器的匹配问题；
②解析信号发生器的等效模型；
③揭秘信号发生器的内在逻辑关系；
④分析信号发生器与示波器的阻抗匹配；
⑤实际验证；
怎么样？一个简短的问题，给出的回答可浅可深，就看你对这个知识点的理解达到怎样的程度。你学废了么？
关注“硬件微讲堂”，硬件路上不慌张！
