集成芯片前沿技术科学基础重大研究计划——2025年度项目指南

EETOP 2025-01-27 12:15

国科金发计〔2025〕6号 

  国家自然科学基金委员会现发布集成芯片前沿技术科学基础重大研究计划2025年度项目指南,请申请人及依托单位按项目指南所述要求和注意事项申请。

 

国家自然科学基金委员会

2025年1月24日 

 

集成芯片前沿技术科学基础重大研究计划

2025年度项目指南

  “集成芯片前沿技术科学基础”重大研究计划面向国家高性能集成电路的重大战略需求,聚焦集成芯片的重大基础问题,通过对集成芯片的数学基础、信息科学关键技术和工艺集成物理理论等领域的攻关,促进我国芯片研究水平的提升,为发展芯片性能提升的新路径提供基础理论和技术支撑。

  一、科学目标

  本重大研究计划面向集成芯片前沿技术,聚焦在芯粒集成度(数量和种类)大幅提升带来的全新问题,拟通过集成电路科学与工程、计算机科学、数学、物理、化学和材料等学科深度交叉与融合,探索集成芯片分解、组合和集成的新原理,并从中发展出一条基于自主集成电路工艺提升芯片性能1-2个数量级的新技术路径,培养一支有国际影响力的研究队伍,提升我国在芯片领域的自主创新能力。

  二、核心科学问题

  本重大研究计划针对集成芯片在芯粒数量、种类大幅提升后的分解、组合和集成难题,围绕以下三个核心科学问题展开研究:

  (一)芯粒的数学描述和组合优化理论。

  探寻集成芯片和芯粒的抽象数学描述方法,构建复杂功能的集成芯片到芯粒的映射、仿真及优化理论。

  (二)大规模芯粒并行架构和设计自动化。

  探索芯粒集成度大幅提升后的集成芯片设计方法学,研究多芯互连体系结构和电路、布局布线方法等,支撑百芯粒/万核级规模集成芯片的设计。

  (三)芯粒尺度的多物理场耦合机制与界面理论。

  明晰三维结构下集成芯片中电-热-力多物理场的相互耦合机制,构建芯粒尺度的多物理场、多界面耦合的快速、精确的仿真计算方法,支撑3D集成芯片的设计和制造。

  三、2025年度资助的研究方向

  (一)培育项目。

  基于上述科学问题,以总体科学目标为牵引,2025年度拟围绕以下研究方向优先资助探索性强、具有原创性思路、提出新技术路径的申请项目:

  1. 芯粒分解组合与可复用设计方法。

  研究集成芯片和芯粒的形式化描述,分解-组合理论及建模方法,研究计算/存储/互连/功率/传感/射频等芯粒的可复用设计方法。

  2. 多芯粒并行处理与互连架构。

  研究面向2.5D/3D集成的高算力、可扩展架构,计算/存储/通信等芯粒间的互连网络及容错机制,多芯异构的编译工具链等。

  3. 集成芯片的自动化设计工具。

  研究面向集成芯片的综合/布局/布线自动化设计工具,集成芯片的可测性设计等。

  4. 集成芯片电路设计技术。

  研究面向2.5D/3D集成的高速、高能效串行/并行、射频/无线、硅光接口电路,大功率集成芯片的电源管理电路与系统等。

  5. 集成芯片2.5D/3D工艺技术。

  研究大尺寸硅基板(Interposer)的制造技术,高密度、高可靠的2.5D/3D集成工艺、材料等,万瓦级芯片的散热方法,光电集成封装工艺等。

  (二)重点支持项目。

  基于本重大研究计划的核心科学问题,以总体科学目标为牵引,2025年拟优先资助前期研究成果积累较好、交叉性强、对总体科学目标有较大贡献、促进集成芯片开源生态建设的申请项目。鼓励协同自主制造企业参与申请。

  1. 三维供电系统与分配网络的设计方法

  研究基于硅通孔(TSV)、深沟槽电容(DTC)等三维结构的多级供电拓扑,探索多相均流且快速响应的供电控制方法和理论,基于三维工艺实现峰值输出电流不低于10000A的多相供电系统,开发三维供电分配网络电源完整性的分析工具,验证10亿节点以上三维供电分配网络的完整性,动静态电压降/噪声与供电系统实测误差不超过10mV。分析工具开源。

  2. 大规模光子计算芯粒与异质集成架构

  研究可重构片上光子计算芯粒,探索基于分布式衍射-干涉混合光子计算的权重多次读写和大规模矩阵分解映射方法,研制高算力、高能效的光算电存集成芯片,实现生成式大模型在光电集成芯片上的推理原型验证,支持大模型网络参数规模不低于1亿,光电集成系统算力不低于5000 TOPS,能效不低于150 TOPS/W。

  3. 太赫兹高通量超构芯粒互连接口

  研究太赫兹高通量高集成超构芯粒互连接口,探索基于表面等离激元等新型微结构或新机制的传输线模型与多通道传输技术,研制芯片电路与微结构融合的超构芯片及其太赫兹高速率超构直接调制/解调电路,实现带宽≥0.6Tbps/lane,能效≤2pJ/b的芯粒互连接口。

  4. 超大尺寸玻璃基板的2.5D集成工艺与可靠性

  研究超大尺寸(≥510×515mm2)玻璃基板制造工艺,探索全铜互连下铜-玻璃界面的微观结合机制、增强界面结合力的工艺方法及其热/力可靠性失效准则,开发深径比≥10:1的电镀玻璃通孔工艺,铜-玻璃界面结合强度≥6 N/cm,验证16颗以上硅基芯粒的2.5D玻璃基板集成芯片,互连最小线宽/线距≤1μm。

  5. 硅基板深槽电容工艺的高介电常数材料

  研究兼容硅基板深槽电容工艺的新型高介电常数材料,揭示高介电常数材料多晶相共存的稳定与调控机制,探索晶格适配的电容极板层材料,阐明材料及沉积工艺等因素对深槽电容的击穿电压与漏电流的影响机制,实现基于新材料深槽电容的基板(Interposer)原型,电容密度≥2500nF/mm²,击穿电压≥2V,漏电流≤1nA/μm²。

  6.硅桥芯粒嵌入的硅-有机混合介质基板(Interposer)工艺

  研究硅桥芯粒嵌入的硅-有机混合介质基板的制备工艺,阐明模塑材料热膨胀系数、芯粒间距、硅桥厚度等因素对集成芯片张力和翘曲的制约机制,研制包含局部互连硅桥芯粒/RDL/TIV的混合介质基板,总面积≥3500mm2,通过优化工艺与结构缩小芯粒间距至100μm以下,建立封装后集成芯片的可靠性分析模型并开源。

  (三)集成项目。

  1. 异构计算3.5D集成芯片

  面向大模型等新应用场景,研究基于2.5D/3D混合(3.5D)的CPU+NPU异构集成芯片的设计方法,探索多层DRAM芯粒与计算芯粒混合键合的集成芯片架构、三维堆叠的热仿真与热管理优化方法,研制适用于CPU和NPU的有源硅基板(Active Interposer)并在其中验证2.5D/3D互连接口、垂直供电电路与硅基板布局布线工具,实现3.5D异构计算集成芯片原型,集成国产CPU、NPU等4种以上芯粒,异构芯粒总数≥36,总存储≥1Gb,CPU芯粒性能≥600(SPEC2017INT),智能计算总算力≥200TOPS,三维堆叠界面峰值通信带宽≥1Tbps,完成集成芯片在具身智能等场景中的应用验证。

  2. 百芯粒级大规模集成芯片

  面向下一代超算CPU需求,研究和验证大规模集成芯片体系架构与基础关键技术。研究分布式存储架构、容错片上网络架构、芯粒间一致性互连协议和目录机制,突破百芯粒大尺寸基板设计、供电、散热等关键技术并验证电-热-力仿真、基板翘曲模型等工具,构建万核仿真平台。流片研制高性能CPU芯粒和IO芯粒, 具有紧耦合张量计算部件能力,计算芯粒中专用浮点运算部件在科学智能场景下利用率不低于30%。芯粒间互连最大带宽≥800Gbps。实现原型芯片系统,其中主处理器RISC-V SPEC2006分数不低于10分/GHz,芯粒数量不少于100颗,浮点算力高于主流CPU厂商使用超前两代工艺的芯片。在第一性原理精度分子动力学模拟场景等科学计算领域形成典型示范。

  四、项目遴选的基本原则

  (一)紧密围绕核心科学问题,注重需求及应用背景约束,鼓励原创性、基础性和交叉性的前沿探索。

  (二)优先资助能够解决集成芯片领域关键技术难题,并具有应用前景的研究项目,要求项目成果在该重大研究计划框架内开源,鼓励重点和培育项目在申请内容中明确开源指标。

  (三)重点支持项目应具有良好的研究基础和前期积累,对总体科学目标有直接贡献与支撑,并鼓励研究机构与企业联合申请。

  五、2025年度资助计划

  拟资助培育项目10项左右,直接费用的平均资助强度约为80万元/项,资助期限为3年,培育项目申请书中研究期限应填写“2026年1月1日-2028年12月31日”;拟资助重点支持项目6项左右,直接费用的平均资助强度约为300万元/项,资助期限为4年,重点支持项目申请书中研究期限应填写“2026年1月1日-2029年12月31日”;拟资助集成项目2项,直接费用的平均资助强度约为1500万元,资助期限为4年,集成项目申请书中研究期限应填写“2026年1月1日-2029年12月31日”。

  六、申请要求及注意事项

  (一)申请条件。

  本重大研究计划项目申请人应当具备以下条件:

  1. 具有承担基础研究课题的经历;

  2. 具有高级专业技术职务(职称)。

  在站博士后研究人员、正在攻读研究生学位以及无工作单位或者所在单位不是依托单位的人员不得作为申请人进行申请。

  (二)限项申请规定。

  执行《2025年度国家自然科学基金项目指南》“申请规定”中限项申请规定的相关要求。

  (三)申请注意事项。

  申请人和依托单位应当认真阅读并执行本项目指南、《2025年度国家自然科学基金项目指南》和《关于2025年度国家自然科学基金项目申请与结题等有关事项的通告》中相关要求。

  1. 本重大研究计划项目实行无纸化申请。申请书提交日期为2025年3月1日-3月20日16时。

  (1)申请人应当按照科学基金网络信息系统中重大研究计划项目的填报说明与撰写提纲要求在线填写和提交电子申请书及附件材料。

  (2)本重大研究计划旨在紧密围绕核心科学问题,对多学科相关研究进行战略性的方向引导和优势整合,成为一个项目集群。申请人应根据本重大研究计划拟解决的具体科学问题和项目指南公布的拟资助研究方向,自行拟定项目名称、科学目标、研究内容、技术路线和相应的研究经费等。

  (3)申请书中的资助类别选择“重大研究计划”,亚类说明选择“培育项目”、“重点支持项目”或“集成项目”,附注说明选择“集成芯片前沿技术科学基础”,受理代码选择T02,并根据申请项目的具体研究内容选择不超过5个申请代码。

  培育项目和重点支持项目的合作研究单位均不得超过2个,集成项目合作研究单位不得超过4集成项目主要参与者必须是项目的实际贡献者,合计人数不超过9人。

  (4)申请人在申请书起始部分应明确说明申请符合本项目指南中的资助研究方向(写明指南中的研究方向序号和相应内容),以及对解决本重大研究计划核心科学问题、实现本重大研究计划科学目标的贡献。

  如果申请人已经承担与本重大研究计划相关的其他科技计划项目,应当在申请书正文的“研究基础与工作条件”部分论述申请项目与其他相关项目的区别与联系。

  2. 依托单位应当按照要求完成依托单位承诺、组织申请以及审核申请材料等工作。在2025年3月20日16时前通过信息系统逐项确认提交本单位电子申请书及附件材料,并于3月21日16时前在线提交本单位项目申请清单。

  3. 其他注意事项。

  (1)为实现重大研究计划总体科学目标和多学科集成,获得资助的项目负责人应当承诺遵守相关数据和资料管理与共享的规定,项目执行过程中应关注与本重大研究计划其他项目之间的相互支撑关系。

  (2)为加强项目的学术交流,促进项目群的形成和多学科交叉与集成,本重大研究计划将每年举办1次资助项目的年度学术交流会,并将不定期地组织相关领域的学术研讨会。获资助项目负责人有义务参加本重大研究计划指导专家组和管理工作组所组织的上述学术交流活动。

  (四)咨询方式。

  交叉科学部交叉科学二处

  联系电话:010-62329489

欢迎关注我们,并设为星标” 可第一时间收到我们的推送消息

================================

创芯大讲堂开年钜惠!

【芯片课·狂省25%】

EETOP EETOP半导体社区-国内知名的半导体行业媒体、半导体论坛、IC论坛、集成电路论坛、电子工程师博客、工程师BBS。
评论
  • 引言嘿,各位电动汽车的爱好者们!咱们今儿个就来聊聊电动汽车里那些“看不见,摸不着”,但又至关重要的零部件。要说电动汽车这玩意儿,那可真是科技含量满满,各种高精尖的技术都往里堆。但要让这些高科技玩意儿协同工作,稳定可靠地运转,那就得靠一些幕后英雄,比如说——电容器。你可能会想,电容器?这不就是电子电路里常见的元件嘛,能有多重要? 哎,你可别小瞧了这小小的电容器。在电动汽车的心脏地带——高压直流转换器(DC-DC转换器)里,车规级的电容器那可是扮演着举足轻重的角色。 今天,咱们就聚焦分析三星电机车规
    贞光科技 2025-03-05 17:02 90浏览
  • 文/Leon编辑/侯煜‍2008至2021年间,创维以高举高打的凌厉之势,果断进行投资,一度成为中国市场大屏OLED产业的旗手,引领着显示技术的发展方向。但近年来,创维在 OLED 领域的发展轨迹却逐渐模糊,态度陷入暧昧不明的混沌状态。究其根源,一方面,创维对过往的押注难以割舍,在技术革新与市场变化的浪潮中,不愿轻易推翻曾经的战略布局;另一方面,早期在大屏OLED 技术研发、市场推广等环节投入的巨额资金,已然形成沉没成本,极大地限制了创维在显示技术路线上的重新抉择。但市场瞬息万变,为适应激烈的行
    华尔街科技眼 2025-03-05 20:03 147浏览
  • 服务器应用环境与客户需求PCIe 5.0高速接口技术的成熟驱动着生成式AI与高效能运算等相关应用蓬勃发展。在随着企业对服务器性能的要求日益严苛,服务器更新换代的周期也持续加快。在此背景下,白牌与DIY(Do It Yourself)服务器市场迎来了新的发展契机,但同时也面临着更趋复杂的技术挑战。传统上,白牌与DIY服务器以其高度客制化与成本效益优势受到市场青睐。然而,随着PCIe 5.0等高速技术的导入,服务器系统的复杂度大幅提升,对组装技术与组件兼容性也就提出更高的要求。举个简单的例子来说,P
    百佳泰测试实验室 2025-03-06 17:00 44浏览
  • 概述随着工业4.0的深入推进,制造业对自动化和智能化的需求日益增长。传统生产线面临空间不足、效率低下、灵活性差等问题,尤其在现有工厂改造项目中,如何在有限空间内实现高效自动化成为一大挑战。此次项目的客户需要在现有工厂基础上进行改造,空间有限。为此,客户选择了SCARA型线性轴机器人作为执行设备。然而,SCARA机器人的高效运行离不开强大的控制系统支持。宏集凭借其先进的智能控制系统,为客户提供了高效、灵活的自动化解决方案,确保SCARA机器人在有限空间内发挥最大效能。一、客户需求在此次改造项目中,
    宏集科技 2025-03-06 11:27 120浏览
  • ASL6328芯片支持高达 6.0 Gbps 运行速率的交流和直流耦合输入T-MDS 信号,具备可编程均衡和抖动清理功能。ASL6328 是一款单端口 HDMI/DVI 电平转换 / 中继器,具有重新定时功能。它包含 TypeC双模式 DP 线缆适配器寄存器,可用于识别线缆适配器的性能。抖动清理 PLL(锁相环)能够消除输入抖动,并完全重置系统抖动容限,因此能更好地满足更高数据速率下 HDMI 抖动合规性要求。设备的运行和配置可通过引脚设置或 I2C 总线实现。自动断电和静噪功能提供了灵活的电
    QQ1540182856 2025-03-06 14:26 86浏览
  • 随着自动驾驶技术的迅猛发展,构建高保真、动态的仿真场景成为了行业的迫切需求。传统的三维重建方法在处理复杂场景时常常面临效率和精度的挑战。在此背景下,3D高斯点阵渲染(3DGS)技术应运而生,成为自动驾驶仿真场景重建的关键突破。一、3DGS技术概述与原理1、3DGS的技术概述3DGS是一种基于3D高斯分布的三维场景表示方法。通过将场景中的对象转化为多个3D高斯点,每个点包含位置、协方差矩阵和不透明度等信息,3DGS能够精确地表达复杂场景的几何形状和光照特性。与传统的神经辐射场(NeRF)方法相比,
    康谋 2025-03-06 13:17 120浏览
  • 在六西格玛项目中,团队的选择往往决定了最终的成败。合适的团队成员不仅能推动项目顺利进行,更能确保最终成果符合预期。因此,组建六西格玛团队时,必须挑选最合适的人才,确保他们具备必要的能力和特质。团队主管的关键特质每个精益六西格玛项目都需要一位主管来带领团队。他们不仅需要具备领导力,还要能够分析数据、制定策略,并与管理层和团队成员高效沟通。团队主管的核心职责包括:领导团队行动:能够激励成员,确保团队朝着既定目标前进。数据分析能力:精通数据处理和分析,能基于数据做出决策。沟通协调:能够在管理层和团队之
    优思学院 2025-03-06 12:51 98浏览
  • 文/Leon编辑/cc孙聪颖2025年全国两会进行时,作为“十四五”规划收官之年,本届两会释放出坚定目标、稳中求进、以进促稳等信号。其中,企业家们的建议备受关注,关系到民营经济在2025年的走向。作为国内科技制造业的“老兵”,全国人大代表、TCL集团创始人及董事长李东生在本届两会中提出三份代表建议,包括《关于优化中国科技制造业融资环境的建议》、《关于加强AI深度伪造欺诈管理的建议》和《关于降低灵活就业人员社会保险参保门槛的建议》,表现出对科技制造、AI发展和劳动者保障方面的关注。会后,李东生接受
    华尔街科技眼 2025-03-06 19:41 44浏览
  • 在当今竞争激烈的市场环境中,企业不仅需要优化成本,还需积极响应国家的能源政策,减少对环境的影响。提升工业能源效率正是实现这一双重目标的关键。中国近年来大力推进“双碳”目标(碳达峰、碳中和),并出台了一系列政策鼓励企业节能减排。通过宏集CODRA的Panorama解决方案,企业可以获得专为这一目标设计的SCADA工具,实时监控和调整所有工业设备的能耗。特别是其中的能源管理模块,能够有效分析数据,预防故障,避免能源浪费。Panorama的优化技术宏集CODRA提供的解决方案,尤其是Panorama
    宏集科技 2025-03-06 11:25 115浏览
  • 产品质量合格率偏低会引起质量成本(也称“劣质成本”)的大幅增加。质量成本通常分为内部损失成本和外部损失成本两部分。内部损失成本是指产品交付前因质量不合格造成的损失,包括返工、报废等;外部损失成本是指产品交付后因质量问题导致的损失,如退货、召回等。此外,质量问题还会影响生产效率,带来额外人工和停工损失。下面分别介绍各类损失的具体计算方法和公式。直接成本损失(内部故障成本)直接成本是由于产品在出厂前质量不合格所造成的看得见的损失。常见的直接损失包括返工、报废以及由此产生的额外原材料消耗等。返工成本:
    优思学院 2025-03-05 15:25 77浏览
  • 多人同时共享相同无线网络,以下场景是否是您熟悉的日常?姐姐:「妈~我在房间在线上课,影音一直断断续续的怎么上课啊!」奶奶:「媳妇啊~我在在线追剧,影片一直卡卡的,实在让人生气!」除此之外,同时间有老公在跟客户开在线会议,还有弟弟在玩在线游戏,而妈妈自己其实也在客厅追剧,同时间加总起来,共有五个人同时使用这个网络!我们不论是在家里、咖啡厅、餐厅、商场或是公司,都会面临到周遭充斥着非常多的无线路由器(AP),若同时间每位使用者透过手机、平板或是笔电连接到相同的一个网络,可想而知网络上的壅塞及相互干扰
    百佳泰测试实验室 2025-03-06 16:50 38浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦