在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年多年发展迅速，其在灵活度，开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展，其时序收敛问题日益成为FPGA设计中的重要问题。
通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并推动fitter的逻辑布局，从而满足您的时序设计目标。
本课程从基础的数字电路出发，逐步引入时序的概念，了解时序的重要性，理解时序的基本分析方法，掌握时序约束和时序分析的方法。通过对电路的改善，使电路能够满足时序要求。
本系列为线下《FPGA时序分析、约束专题课》课程，下面有课程试听部分，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。
FPGA入门进阶板卡推荐 | SANXIN B01 FPGA开发板（Intel）
FPGA入门进阶板卡推荐 | SANXIN B02 FPGA开发板（Xilinx）
01
专题课程时间
线下全年开课，线上为线下实时录制视频。
02
使用操作工具
Quartus Prime 、ISE 、Vivado
03
使用FPGA平台
叁芯自主研发产品SANXIN – B01、B02等
04
线上收费情况说明
线上原2188，现线上特惠：998 元，提供全程技术答疑支持，终生服务。可淘宝店搜索店铺“叁芯智能科技”下单购买。
05
线下收费情况说明
1. 一次性收费3998元；
2. 提供五天宾馆住宿及五天工作午餐。
3. 可开票，报名前请提前说明。
课程大纲如下：
试听：B站小程序观看：(点击下面链接即可观看)
扫码二维码
获取更多精彩
跳转叁芯官方技术论坛获取更多学习资料
