关注 ▲射频美学 ▲ ,一起学习成长
这是射频美学的第 1786 期分享。
来源 | 原创;
微圈 | 进微信群,加微信: RFtogether521 ;
备注 | 昵称+地域+产品及岗位方向 (如大魔王+上海+芯片射频工程师);
宗旨 | 看见即自由。
芯片常见的失效方式有两种,一种是ESD,另外一种EOS,今天我们来简单的了解这两种方式。
01-ESD
什么是ESD?
英文:Electrical Static Discharge;
定义:静电放电是指物体在与其他物体的接触和摩擦中产生和积累电荷,当积累了大量正电荷的物体与导体接近或接触时,电子会迅速从导体转移到这些物体上,形成静电放电。这种放电过程可能高达几千伏,对敏感的半导体和集成电路造成损害。
芯片ESD产生的方式?
人体放电模型(Human Body Model, HBM):当人体在走动摩擦或其它因素在人体上累积静电,当此人碰触到集成电路(IC)时,人体上的静电便会经由IC的引脚进入IC内,再经由IC放电到地。
机器放电模型(Machine Model, MM):自动化生产或测试机器(例如机械手臂)本身累积了相当数量的静电荷,当此机器去碰触到IC时,该静电荷便经由IC的脚位放电。
元件充电模型(Charged-Device Model, CDM):芯片因摩擦生电或其他因素导致其自身内部积累了大量电荷。当带有静电的芯片在处理过程中,其引脚与接地电位(如金属机壳、工具等)接触时,芯片内部的静电会迅速从引脚流出,形成静电脉冲,即CDM放电。
电场感应模型(Field-Induced Model, FIM):通过电场感应的方式产生ESD,通常发生在设备内部或外部的电场变化导致芯片内部的电荷重新分布,从而引发ESD。
芯片ESD产生的危害?
设备损坏:ESD事件可能导致半导体器件的即时损坏,如晶体管的击穿、绝缘层的破坏或金属连接的断裂。这些损坏可能是不可逆的,导致器件报废。
性能下降:即使ESD事件没有导致器件的即时损坏,也可能引起性能的长期下降。例如,ESD可能引起晶体管的阈值电压变化,导致器件在后续使用中性能不稳定。
可靠性问题:ESD事件可能导致器件内部的微观结构变化,这些变化可能在器件的使用寿命中逐渐显现,导致可靠性问题1。
生产效率降低:ESD导致的设备损坏和性能下降会增加返工和废品率,从而降低生产效率和增加成本。
数据丢失和信息安全风险:在某些情况下,ESD事件可能导致存储在半导体器件中的数据丢失,这对于需要高数据完整性的应用(如金融和医疗行业)尤为重要。
隐蔽性和潜在性:ESD具有隐蔽性和潜在性。人体不能直接感知静电除非发生静电放电,但静电放电可能对器件造成内伤而形成隐患。这些损伤可能不会立即显现,但在长期使用中会导致器件性能下降或失效。
随机性和复杂性:静电对器件的损伤具有随机性,且静电放电损伤的失效分析工作复杂且耗时耗资,有时难以与其他原因造成的损伤区别开来。
如何防护?
静电耗散
主要是使用静电耗散材料,(即表面电阻在10的5次方欧姆到10的11次方欧姆之间的材料),来替代普通的材料。比如在防静电工作区使用的防静电台垫,防静电地板,防静电包装盒等等。
静电泄放
通常是指设备和人员的接地,即通过截面积符合标准的金属导线将设备接地,人员则通过手环、服装、防静电鞋等措施接地。
静电中和
一般是指在难以使用接地或静电耗散措施的场合,使用离子发生器制造正负离子,并将离子吹送到需要消除静电的区域,来中和产生的静电。常见的有离子风机、风蛇等等。
静电屏蔽
静电屏蔽又分为主动屏蔽和被动屏蔽。主要是指利用法拉第笼原理,使用封闭导体来对静电源或需要防护的产品进行屏蔽。
环境增湿
实验数据表明,环境湿度的增加可以有效降低静电放电发生的几率。但环境增湿只能作为辅助措施使用,不能代替以上措施。
电子产品的ESD防护设计
即在静电敏感元器件上设置防静电电路,国内外已有设计成熟的多种保护电路,最高对上千伏的静电电压进行有效防护。保护电路可以降低元器件对ESD的敏感性,但不能完全消除。
02-EOS
什么是EOS?
英文:Electrical Over Stress。
定义:指电气过应力,即电子元件所承受的电压或电流超过了其最大承受能力,导致性能衰退或直接损坏的现象。
EOS产生的方式?
电源干扰:电源的瞬态变化,如电源电压突然上升或下降、电源纹波或电源噪声等,都可能导致设备受到过应力。
测试程序切换:在测试过程中,测试程序的切换(热切换)可能导致瞬变电流、峰值或低频干扰,这些干扰可能导致芯片受损。
雷电和浪涌:雷电和浪涌电压是EOS的常见来源,它们可以通过电源线或信号线进入设备,导致芯片损坏。
电磁干扰(EMI):外部电磁场或射频干扰可能引入异常电压或电流,对设备产生过应力。
接地点反跳:由于接地点不够导致电流快速转换引起高电压,这也是EOS的一个常见原因。
测试设计缺陷:例如在器件尚未加电或已超过其操作上限的情况下给器件发送测试信号,或者在供电前加入测试信号等。
其他设备的脉冲信号干扰:来自其他设备的脉冲信号干扰也可能导致EOS。
芯片EOS产生的危害?
物理损坏:EOS会导致芯片内部产生过多的热量,从而造成物理损坏。这种热量通常位于施加电气应力的区域周围,导致器件损坏,大多数情况下这种损坏是肉眼可见的。例如,封装体可能会碳化焦糊,外部铜线、金线可能会烧毁。
性能衰退:即使没有达到物理损坏的程度,EOS也会导致芯片性能衰退。这种衰退可能是由于诱发热效应、电子漂移或电场作用引起的
内部损伤。这些损伤会影响芯片的正常工作,导致性能下降、稳定性降低等问题。
可靠性问题:EOS事件可能会导致芯片在未来的使用中频繁出现故障。这种可靠性问题会严重影响产品的使用寿命和稳定性,增加维护成本和停机时间。
EOS如何防护?
使用电阻和TVS二极管(Transient Voltage Suppressors):
电阻:通过在电路中加入电阻,可以有效限制能量在通道上的传输,从而减少进入IC内部的能量。这种方法类似于“堵”,通过物理方式限制电流的流动。
TVS二极管:TVS二极管的作用是“疏”,即在过压情况下迅速导通,将能量引导到安全的路径。然而,TVS二极管可能无法完全疏导浪涌能量,特别是在浪涌能量较大时,芯片内部的ESD保护电路可能无法承受,导致芯片损坏。因此,可以在TVS二极管后添加一个电阻,进一步限制电流,保护芯片。
采用静电屏蔽包装、抗静电材料和静电消散材料:
这些材料可以有效防止静电的生成并帮助消除已生成的静电,从而减少EOS对芯片的影响。
使用安全工作台:
安全工作台能够防止在操作过程中产生的尖峰脉冲和静电释放对敏感元件造成损害。定期检查工作台上是否存在无静电材料也是必要的。
设计和制造过程中的防护措施:
在芯片设计阶段,应考虑使用更耐高压的材料和结构,以增强芯片的耐压能力。此外,合理的布局和走线设计也能减少电磁干扰和电压瞬变对芯片的影响。
声明: 欢迎转发本号原创内容,转载和摘编需经本号授权并标注原作者和信息来源为射频美学。 本公众号目前传播内容为本公众号原创、网络转载、其他公众号转载、累积文章等,相关内容仅供参考及学习交流使用。由于部分文字、图片等来源于互联网,无法核实真实出处,如涉及相关争议,请跟我们联系,我们致力于保护作者知识产权或作品版权,本公众号所载内容的知识产权或作品版权归原作者所