本学期的"高速PCB电路板设计与仿真"课程开课了，以后每周将课程的录制视频剪辑后转发本微信公众号，共同学们参考复习；课程采用课堂边讲边做的方式，本学期以Cadence Allegro SPB 17.2为基础，从设计实践的角度出发，以具体电路的PCB设计流程为顺序，深入浅出地详尽讲解元器件建库、原理图设计、布局、布线、规则设置、报告检查、底片文件输出、后处理等PCB设计的全过程。内容主要包括原理图输入及元器件数据集成管理环境的使用、库的开发、PCB设计工具的使用，以及后期电路设计处理需要掌握的各项技能等。前期以电路软件实践为主，后期介绍原理图仿真、PCB后仿真、SI/PI分析理论；课程成绩以期末综合设计报告和期中设计报告为主，结合平时上课情况。
PCB设计布线（Layout）的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。本次及后续推文将点评检测一下同学提交的pcb设计问题，整体感觉这次的PCB设计虽然比较失败，但是大家做为初学者能够使用allegro完成原理图设计、symbol设计、封装设计和排出一个PCB板，走完PCB设计的整个流程还是值得肯定，相信假以时日，大家一定会有长足进步：
1）大家的走线中存在很多直角走线：直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
2）滤波电容没有放在电源入口出
3） 存在地线不正确的跨区分隔
4）布局没有仔细考虑
5）线距串扰太大
。。。。。。
视频1：
视频2：
