如何解决信号完整性问题呢？是德科技在向您介绍信号完整性分析基础知识的同时，我们还向您展示如何使用基本信号完整性(Signal Integrity - SI) 分析技术（例如眼图、S参数、时域反射计(TDR) 和单脉冲响应）来解决信号完整性问题。
什么是信号完整性?
在时钟频率为 10 MHz 的美好时代，电路板或封装的主要设计挑战是如何在双层电路板中路由所有信号以及如何获得在组装过程中不会破裂的封装。互连的电气特性并不重要，因为它们不会影响系统性能。从这个意义上说，我们说“互连对信号是透明的”。
例如，设备将输出上升时间约为 10 纳秒、时钟频率为 10 MHz 的信号，并且电路将与最粗糙的互连一起工作。用绕线板制造的原型与使用印刷电路板和工程变更线的最终产品一样有效。
但时钟频率已经增加，信号的上升时间已经减少。对于大多数电子产品，信号完整性效应在时钟频率高于约 100 MHz 或上升时间短于约 1 纳秒时开始变得重要。这有时被称为高频或高速状态。这些术语指的是互连不再对信号透明的产品和系统，如果您不小心，就会出现一个或多个信号完整性问题。
信号完整性SI（Signal Integrity）从最广泛的意义上讲，是指高频率高速度高精度数据传输中由于互连而出现的所有问题。它涉及互连的电气特性如何与数字信号的电压和电流波形相互作用来影响性能。
信号完整性包括由于互连、电源、器件等引起的所有信号质量及延时等问题。数字信号在传输的过程中，由于阻抗匹配、串扰等原因导致信号变差。数字信号完整性就是研究信号在传输过程中的保真度问题。
阻抗匹配指通过调整输入阻抗和输出阻抗来使得电子器件满足一定条件，通常该条件是使得系统传输功率最大或者使得信号反射最小。例如，再无线传输系统中需要匹配射频发射设备和接受天线的阻抗以此来实现传输功率最大化。
所以我们在做高速信号设计时会加上端接电阻只来减少反射。
观看视频 - PCB设计法则
“PCB设计过程中处处是陷阱。时间一久，设计人员逐渐总结了一些经验法则！如何做50Ω阻抗匹配，如何接地等等。我们听听信号完整性专家是如何说的吧!"
PCB的设计问题：请问如何用矢量网络分析仪来测量射频输出电路的阻抗，做阻抗分析，如何做阻抗匹配?谢谢！
答案：您可以通过测量该电路的反射S参数并通过史密斯原图显示其阻抗特性，设计阻抗匹配电路不是我们的专长。在您设计好阻抗匹配电路后，可以通过网络分析仪里的Port Matching功能模拟加上阻抗匹配电路之后的结果。
什么是串扰?
串扰是一种失真，主要来自与数据码型无关的幅度干扰。由于耦合效应，一个干净的信号（我们称为“受扰信号”）可能受到“干扰”信号的串扰影响。干扰信号会使得受扰信号发生变形，并让受扰信号的眼图闭合。工程师希望信号是串扰极小或完全没有串扰的干净信号，如此才能获得张开的眼图，并进行准确无误的数据传输。如果受扰信号中存在串扰，那么这种干扰会导致眼图闭合，从而使得设计裕量变得很小甚至测量结果错误（如下图）。串扰还会降低受扰信号的垂直幅度和水平抖动性能，导致通信链路中的互操作性问题愈发严重。
串扰是怎么产生的？
随着技术的飞速发展，电子产品的而尺寸越来越小，数据的传输速度却越来越高。普通消费类电子产品的PCB电路板很多至少是四层、六层甚至更多层。当信号沿传输线传播时，信号路径和返回路径之间将产生电力线，围绕在信号路径周围就会产生非常丰富的电磁场。这些延伸出去的场也称为边缘场，边缘场将会通过互容与互感转化为另一条传输线上的能量。而串扰的本质，其实就是传输线之间的互容与互感。
串扰可以分成两部分，一部分与信号传输方向相同，传至接收端方向，我们把它叫做远端串扰或者前向串扰。另一部分与信号传输方向相反，传至发送端方向，我们把它叫做近端串扰或者后向串扰。
近端串扰和远端串扰是由传输线的物理结构而决定的，显然在信号的传递过程中近端会首先受到干扰，并且持续的时间比较长，达到传输线的2倍；远端串扰需要经过一段传输线的延时之后才会受到干扰。下图是我们通过仿真获得的近端串扰和远端串扰的波形图。
近端串扰和远端串扰的波形图
PCB板是什么意思?
“PCB是“Printed Circuit Board”的缩写，中文意思为“印刷电路板”。它是一种通过导线和连接器将电子元器件连接在一起并提供电气连接和支撑的基板。广泛应用于电子产品中，提供稳定的电气连接，使电子元器件能够可靠地工作并与其他元器件进行通信。此外，PCB板还可以提供机械支撑和保护电子元器件，使其更易于安装和维护。”
高速PCB板
高速PCB板是指在设计和制造过程中考虑了信号传输速度传输距离信号完整性等因素的印刷电路板。它通常用于高频率高速度高精度数据传输的场合，如通信设备计算机硬件医疗器械等领域。
信号完整性 - 高速pcb板设计考虑了信号传输时的阻抗匹配信号耦合信号干扰等问题，确保信号传输的稳定性和可靠性。
电磁兼容性 - 高速PCB板采用屏蔽设计地线规划等措施，降低电磁干扰，提高系统的抗干扰能力。
PCB板的材料选用 - 高速pcb板通常采用具有优良介电性能的材料，如PTFE、FR4等，以满足高速信号传输的要求。
PCB板的布局优化 - 高速pcb板布局布线经过精心设计，减少信号路径长度降低信号传输时间，提高系统的工作效率。
串扰与哪些因素有关？
影响串扰的设计因素主要有以下几个方面：
线间距：信号路径之间的距离越近，串扰越明显，随着线间距的增大，无论是近端还是远端串扰都将减小，当线间距大于等于线宽的3倍时串扰已经很小。三倍线宽是工程师们信心的来源，在三倍线宽条件下，串扰基本可以忽略。
信号变化程度：信号瞬间变化会带来明显磁场效应。信号的上升沿/下降沿越陡峭，串扰越明显。
介质层厚度：这里的介质厚度是指信号到参考层距离。介质层厚度的变化会导致串扰的变化。一般情况下，介质层厚度越小，串扰越小。
如何减小串扰？
从串扰的概念就可以看出，不管怎么样，串扰是无法消除的。综上所述，我们可以看到串扰不仅会引入噪声，还会影响到信号时序。所以很多工程师在进行高速电路设计时，都会非常重视对串扰问题的处理。结合是德科技案例对比以及一些工程经验，我們对于如何减少串扰可以给出一些基本结论：
• 尽量减短传输线之间的耦合长度，尽量保证在耦合饱和长度之内。
• 尽量增加传输线之间的耦合距离，能保证3H（H表示传输线到参考层的距离）的规则更好。
• 在满足信号完整性的前提下，尽量使信号的边沿时间不要过于陡峭，减缓上升的速度。
• 在PCB设计中，对于耦合长度比较长的高速传输线，尽量布到内层的带状线层，可以大大地减少远端串扰。当耦合距离比较短时，可以布线到微带线层，这样可以减少过孔带来的影响。
• 在满足工艺要求的情况下，信号层尽量靠近参考层。
• 在PCB设计中，当相邻层都是信号层时，布线尽量避免相邻层平行布线。最好做到垂直布线，使串扰最小化。
• 尽量要满足传输链路的阻抗匹配。
• 在空间足够大的情况下，可以考虑给高速信号线加屏蔽地，屏蔽地上要有适当的地孔。
• 高速传输线尽量不要布到PCB板的边缘，最好保证达到信号到参考层的距离的20H以上。
是德科技的PathWave ADS仿真软件，可以轻松仿真PCB串扰，结合是德科技的网络分析仪和PLTS软件进行串扰的测试，可以完成从概念设计、仿真、原型机设计、验证到生产制造和部署的全流程管理，从而加速产品开发流程。
随着开关切换速度和信号斜率的升高以及器件上有源针脚数目的增加，电源中产生了更多的开关切换噪声。同时，电路也变得越来越容易受到电源噪声的影响。单位间隔的减小意味着时间裕量缩小。信号幅度的降低则导致噪声裕量变小。面对所有工程设计问题，工程师们必须了解它们产生的原因并获得精确的测量数据，才能分析和解决这些问题。
洞察电源的 “ 噪声 ”- 电源中没有任何噪声是最理想的情况。
如何才能实现这一目标？除了不可避免的热过程 ( 这通常不是主要的噪声来源 ) 会产生简单的高斯噪声之外，电源上的几 乎所有噪声都来自两个源头中的一个。电源的开关切换会产生多余的噪声，这种噪声通常出现在开关切换频率的谐波上或与开关切换 频率一致。此外，当选通和输出引脚驱动器进行切换时，这个动作将对电源产生瞬态电流需求。在大多数 数字电路中，这通常是最主要的噪声来源。尽管这些开关切换动作是随机发生的，但都趋向于 接近系统时钟。如果我们把这些噪声的影响视为叠加在电源输出上的“信号”而不是当成“噪声”，那么可以 大大简化分析过程并实现更深入的分析。
在我们的日常环境中，充斥着各种频率、强度的电磁波，当这些能量影响到电路上的敏感信号时，就产生了不良的电磁干扰影响。有许多形式的EMI电磁干扰会影响电路并阻止它们以预期的方式工作，这种EMI或射频干扰，它还可以具有各种特性，这取决于其来源和引起干扰的机构的性质。
EMC是什么? - EMC指电磁兼容， 包含EMI和EMS
EMI是什么? - EMI指电磁干扰= 电子设备无意间泄露的电磁能量
EMI测试案例 -利用限制线快速判断：EMI辐射是否超标
信号分析仪可提供多条限制线
如何解决信号完整性问题?
我们将介绍如何解决信号完整性问题。我们将展示解决信号完整性问题的三个步骤，以及相关的基础知识，并将这些技术应用到案例研究中。
让我们想看一下信号完整性问题的三个步骤包括：
第一步：仿真通道
第二步：确定信号退化的根本原因
第三步：寻找信号完整性设计的解决方案
要完成这三个步骤，我们需要掌握信号完整性问题分析技术。
信号完整性和电源完整性
随着数据传输速率的快速增加，从而使得以前微秒(us)量级的边沿或保持时间减少到纳秒(ns)甚至皮秒(ps)。如此高的带宽需求使得传统的设计解决方案已经很难满足系统正常工作的需求。另外，随着集成电路的工艺发展使得集成度越来越高，导致芯片上电流密度的急速增加使这个问题更加严重。因此非常有必要从整个系统设计开始就考虑信号完整性与电源完整性的问题。这就需要在设计前后把信号完整性和电源完整性仿真引入到设计流程中。
信号完整性和电源完整性产品设计的各个阶段都需要考虑。
是德科技在信号完整性和电源完整性领域提供了一套整体的解决方案，包括芯片建模、板级仿真、系统仿真以及产品研发和生产的测试，如下图1所示：
芯片的建模和系统级的仿真主要使用 SystemVue。在信号完整性和电源完整性方面，主要应用 ADS 和 EMPro。因为 ADS 中有丰富的模型、操作的灵活性以及对外部的模型也有非常好的兼容性，所以 ADS 应用于信号完整性和电源完整性前仿真和后仿真中。接下来，给大家介绍下 ADS 在信号完整性和电源完整性仿真方面的应用。
在信号完整性中，重点是确保传输的逻辑1在接收器中看起来就像 1(对0同样如此)。在电源完整性中，重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此，电源完整性可能会被认为是信号完整性的一个组成部分。实际上，它们都是关于数字电路正确模拟操作的分析。
电源完整性分析
分析电源完整性需要进行多项测量，例如配电网络（PDN）阻抗、电源完整性、电源排序、电源抑制比（PSRR）和控制环路响应。器件设计人员面临着一大挑战――如何通过由无源元器件和互连组件构成的 PDN 为汽车、医疗设备和物联网设备等用电设备提供清洁电力。良好设计的 PDN 可以在从直流到开关电流带宽的范围内保持稳定的电压。它有助于降低功耗和开关噪声，减少电源引起的抖动以及 EMI 问题。
设计工程师需要使用实时示波器和电源探头来同时测量多个电源，并详细观察信号的交流偏置。高灵敏度电流探头可以在高灵敏度和衰减模式之间切换，灵活地进行电池功耗分析，而软件可以分析电源噪声的来源和影响。在多种温度条件下进行测量，有助于发现在极端温度条件下的性能问题。
解决电源完整性挑战，需要采用本底噪声较低的测量解决方案，帮助您加速完成电子器件的调试和表征。是德科技电源完整性分析解决方案配备了精密型 Keysight MXR 系列实时示波器（本底噪声较低，适合进行电源分析）、专用是德科技电源探头、高灵敏度电流探头和是德科技电源完整性分析软件。我们的电源完整性分析解决方案可以帮助工程师验证向器件和电路输入的电力是否纯净，确保其产品不会遇到完整性问题。
不管是在信号完整性中，还是电源完整性中，对于很多器件，包括芯片的封装、传输线、过孔、连接器、线缆、电容等无源器件都会应用 S参数来表征其特性，对于一个完整的通道就需要对很多个 S参数进行级联，在 ADS 中可以非常方便的级联各类 S参数，并非常灵活的进行 S参数仿真以及数据的处理，如下图 2 是对多个 S参数的级联仿真：
对于单一的 S参数，可以在 ADS 中直接通过 S参数查看器，检查 S参数的单端和混合模式的结果，如下图 3 所示，在 S参数查看器中，还可以检查 S参数的无源性、互易性、相位以及 Smith圆图。
通过 S参数仿真之后，在数据显示窗口，可以查看结果曲线，也可以进一步处理数据，加入规范模板等等。图 4 是仿真完成后处理 S参数仿真结果：
传输线阻抗计算
在高速电路中，阻抗匹配非常重要，阻抗不匹配会导致信号的反射、波形非单调、误码率增加等等，所以在进行高速电路设计之初，工程师都会考虑使用微带线、带状线还是共面波导结构，并设计一些特定的阻抗类型的传输线，比如单端 50ohm、差分 85ohm 或者 100ohm 等等。
在 ADS中采用 CILD（Controlled Impedance Line Designer）可以快速的计算传输线的阻抗，并且可以对层叠结构、传输线参数、材料参数等扫描优化，获得目标参数，如下图 5 所示，左图为计算 50ohm 的单端传输线，右图为通过优化差分对的线间距，获得 90ohm 差分线设计参数。
串扰仿真
在现代电子产品追求小而精的状况下，串扰是每一位工程师必须面对的问题。如何设计可以使串扰最小且不增加成本，是工程师们的追求。在进行 PCB设计之前，都可以通过 ADS 进行串扰仿真，以获得最优的设计，特别是在设计之初，可以对影响串扰的每一个参数进行扫描仿真，选择最合适的设计值，如下图 6 所示为对耦合长度进行扫描仿真的原理图和仿真结果：
从上图的结果中在 500mil～1500mil 之间，近端串扰随着耦合长度的增加而增加， 在 1500mil 之后，近端串扰达到饱和值。这只是一个粗略值的仿真，如果需要获得更精确的结果，可以进一步的减小仿真的范围。工程师也可以在 ADS SIPro 中对完成的 PCB进行串扰的仿真，这样可以更进一步的对设计进行评估。
过孔设计
在高速串行信号链路中，基本上都会涉及到过孔的设计。过孔设计是高速串行链路设计的一个关键点，关系到高速串行链路设计的成败。工程师可以通过 ADS Via Designer 工具对过孔进行优化设计，如下图 7 所示：
通过 Via Designer 仿真之后，可以查看过孔损耗和阻抗的特性，并输出 S 参数模型以及 3D 结构模型，这些模型也可以直接应用在传输链路仿真中，如下图 8 所示：
DDR仿真
不管是计算机系统还是嵌入式系统，目前都大规模的采用了 DDR3 或者 DDR4。不论是 DDR3 还是 DDR4，其信号的电源系统的设计都是一个难点，所以不管是前仿真还是后仿真，都需要进行详细的仿真。在 ADS 中，工程师可以通过两种方式进行 DDR3/4 总线的仿真，一种是瞬态仿真，如下图 9 所示；一种是 DDR Bus 总线仿真，如下图 10 所示。通过仿真，可以优化、确定 DDR总线的布线拓扑结构、端接电阻以及 ODT 的选择等等。
图 10 DDR4--DDR Bus 仿真
通道仿真（ChannelSim）
对于高速串行总线，通常对误码率有比较严苛的要求，要求误码率非常低，这才符合总线规范的要求，所以在不管是仿真还是测试，都需要有足够多的采样点数或者特殊的数学算法才能满足分析误码率的要求。另外，随着信号速率的不断提高，单纯的依靠芯片的简单的驱动能力无法应对信号在传递过程中的衰减，所以在高速串行总线的芯片中就会增加加重和均衡的算法，对于仿真而言，也需要有新的分析方法，这就需要使用 ADS 中的通道仿真（ChannelSim），如下图 11 所示为一个通道仿真的拓扑结构，其中包含了发送端和接收端的芯片模型、传输通道上的传输线以及连接器以及串扰通道和串扰源。芯片的模型采用的是 IBIS-AMI 模型。
仿真完成之后，在数据显示窗口上查看波形、浴盆曲线、眼图等结果。如下图 12 所示：
良率分析
在信号完整性前仿真中，工程师不仅仅可以分析既定的一些情况，还可以针对一些不确定的情况做一些统计分析、良率的分析，比如，分析传输线长度、线宽、介电常数、介质损耗角等参数对通道的插入损耗和回波损耗的影响。图 13 为良率分析的拓扑结构和分析结果：
后仿真流程
前面介绍了前仿真，主要是针对原理图阶段的仿真，目的是验证原理图设计以及给PCB设计提供约束规则。那么当 PCB设计完成之后，还需要进行后仿真，这时需要把设计好的 PCB文件导入到 ADS 中，然后再通过 SIPro 和 PIPro 进行信号完整性和电源完整性的后仿真，仿真完之后，获得结果；也可以把仿真的结果或者提取的模型导出到 ADS原理图页面，做进一步的仿真。具体流程如下图 14 所示：
在 ADS SIPro 中进行信号完整性的后仿真可以获得 S参数模型，同时可以查看信号网络的阻抗，并能导出 S参数模型，如下图 15 和图 16 所示：
图 15 SIPro 中PCB 仿真图
在 ADS PIPro 中可以进行电源完整性的直流压降仿真（PI DC）、直流电热联合仿真（Electro-Thermal）、热仿真（Thermal）、交流阻抗仿真（PI AC）和平面谐振仿真（Power Plan Resonance）。如下图 17 为直流压降仿真结果，图 18 为交流阻抗仿真结果。
在 PIPro 中还可以对不满足 PDN 阻抗要求的设计进行去耦电容自动优化，通过对不同的电容组合、电容种类进行自动分析，找到一种最合适的设计。也可以把 PDN 的 S参数提取之后导出到 ADS原理图中，在原理图中也可以进行优化仿真分析。
当然，也可以在前仿真中对电源完整性进行仿真，这样可以对电容的组合进行优化。在 ADS原理图中建立相应的拓扑结构，如下图 19 所示：
在信号完整性仿真阶段，EMPro 也是不可或缺的工具，特别是对于一些比较复杂的结构，比如具有芯片封装、连接器、线缆的互连通道，就需要使用 EMPro 进行电磁模型的提取。如下图 20 所示 EMPro 中进行芯片封装的仿真：
随着技术的发展，信号完整性和电源完整性设计和仿真也变得更加的复杂，这对工具的要求也越来越高。比如近几年比较热门的PAM4，虽然这个仿真依然使用的是通道仿真技术，但是其所需要的仿真激励源已经变得更加的复杂。所幸的是，是德科技也持续的在研发新的技术，利用 ADS可以非常方便的对 PAM4 进行仿真。
总之，不管信号完整性和电源完整性的前仿真还是后仿真，或者，不管是板级仿真还是系统仿真，是德科技都能提供一套非常系统的解决方案。
是德科技 www.keysight.com.cn
