芝能智芯出品在IEDM 70周年纪念大会上，英特尔的“晶体管先生”塔希尔·加尼博士分享了半导体行业过去六十年来的创新历程。
从 1965 - 2005 年摩尔定律与登纳德缩放定律结合开启计算黄金时代，到 2005 年至今突破晶体管微缩多重障碍并推动移动计算发展，介绍了如应变硅、FinFET 和 Hi - K 电介质等关键创新。
作为半导体技术的重要推进者，摩尔定律的历史演变，从能效和人工智能对晶体管技术的要求，到未来十年的发展趋势，这些让人受益匪浅。
我们将通过塔希尔的演讲，分析芯片行业的创新历程、驱动因素及其对未来发展的启示，探讨半导体技术的创新趋势，及其如何在全球AI浪潮和能源效率挑战中继续前行。
半导体行业的发展，可以说是一个不断突破物理极限、持续创新的过程。摩尔定律主导晶体管数量呈指数级增长，从大型机到个人电脑时代，计算领域不断变革。
登纳德缩放效应与之协同，1974 年罗伯特・H・丹纳德等人的研究发现，晶体管尺寸减小而功率密度不变，这一发现结合摩尔定律，为芯片发展带来巨大希望。
在材料和工艺工程领域众多创新推动下，计算黄金时代来临。晶体管的缩小和集成度的提升推动了计算能力的指数级增长。在过去的几十年中，晶体管的微缩技术经历了多个重要的创新阶段：
● 第一阶段：1965年到2005年（摩尔定律和登纳德缩放定律的结合）
在这段时间内，摩尔定律的影响无疑是半导体行业的最大驱动力。摩尔定律预测晶体管数量每18个月翻一番，这一理论帮助半导体行业不断突破自我。与此同时，登纳德缩放效应也发挥了关键作用。
根据丹纳德的观察，随着晶体管尺寸的缩小，其功率密度保持不变，为低功耗、高效能设备的出现创造了条件。工艺创新主要集中在晶体管尺寸、栅极电介质厚度、源漏极的优化等方面，这些创新帮助推动了从大型机到个人电脑的计算革命。
核心创新点：
◎ 栅极介电厚度（Tox）持续缩小：这使得晶体管的电容得以降低，减少了晶体管在开关过程中的能量损耗，从而在不增加功耗的前提下提高了晶体管的开关速度，有助于提升芯片整体性能。
例如，在芯片制造过程中，通过先进的光刻和蚀刻技术，能够精确地控制 Tox 的尺寸，使得晶体管在每一代工艺升级中都能获得性能提升。
◎ 源极 / 漏极（S/D）扩展逐渐变浅：这种变化有利于降低晶体管的阈值电压（Vt），使得晶体管更容易导通，进而降低了工作电压。
随着 S/D 扩展的变浅，晶体管内部的电场分布更加优化，减少了电子在传导过程中的散射，提高了电子迁移率，进一步提升了芯片的运行速度并降低功耗。
当时半导体市场对于更快、更小、更低功耗产品的强烈需求是主要驱动力。消费者和企业都渴望拥有性能更卓越、体积更小且能耗更低的电子设备，如个人电脑的普及促使芯片制造商不断追求在有限面积内集成更多晶体管，以提升计算机的处理能力和运行速度，同时降低发热和能耗，从而推动了这一系列创新的产生和发展。
● 第二阶段：2005年至今（移动计算与每瓦性能最大化）
2005年以后，随着摩尔定律的进展遇到瓶颈，尤其是在功率密度和散热问题上，半导体行业开始关注如何在固定功率范围内提高晶体管的性能。
英特尔推出了多项突破性技术，如单轴应变硅、高K金属栅极和FinFET等。这些技术创新在提高性能的同时，也解决了晶体管微缩过程中面临的多重挑战。特别是FinFET的出现，使得晶体管的三维结构大大提升了驱动电流，推动了移动计算的高速发展。
核心创新点：
◎ 单轴应变硅：2004 年英特尔在 90nm 节点推出结合压缩应变增强 PMOS 迁移率的晶体管结构。与研究界的双轴应变方法相比，单轴应变在性能和可制造性方面优势明显。
其可扩展性使得在后续工艺节点中能够不断提升应变程度，进一步增强 PMOS 晶体管的性能，有效提升了芯片在移动计算场景下的处理效率，降低了功耗，为智能手机等移动设备的发展提供了有力的芯片技术支持。
◎ 高 K 电介质和金属栅极电极：英特尔探索多种引入高 K 栅极电介质与金属栅极电极结合的方法，如 “栅极优先”“替代栅极” 等，最终在 2007 年 45nm 节点采用的替代金属栅极流程成为行业先进节点工艺的标准。
高 K 电介质的使用有效解决了传统 SiO₂栅极电介质在晶体管尺寸缩小过程中面临的漏电问题，金属栅极电极则提高了晶体管的导通性能，两者协同大幅提升了晶体管的开关速度和功耗控制能力，适应了移动计算对芯片低功耗和高性能的要求。
◎ FinFET 晶体管：平面晶体管发展受限后，英特尔于 2011 年在 22nm 节点率先量产 FinFET 晶体管。其纳米级鳍片宽度带来卓越的短沟道效应控制能力，在较低 Vdd 下仍能实现高性能。
FinFET 的 3D 结构增加了给定占位面积内的有效晶体管宽度（Zeff），显著提升了驱动电流，使得芯片在相同功耗下能够提供更强大的计算能力，这对于智能手机、平板电脑等移动设备的多任务处理、图形渲染等功能的提升起到了关键作用，也为数据中心等高性能计算领域的芯片发展提供了新的方向。
◎ 创新驱动力：移动计算设备的爆发式增长是这一时期创新的主要驱动力。智能手机、平板电脑等移动设备的普及，要求芯片在有限的电池电量下提供更长的续航时间和更强大的性能。
消费者对于移动设备轻薄便携且功能强大的需求促使芯片制造商必须突破传统晶体管技术的局限，研发出更适合移动计算场景的晶体管结构和材料，以满足市场对于低功耗、高性能芯片的迫切需求，从而推动了上述一系列创新技术的产生和发展。
随着智能手机、笔记本电脑等移动设备的普及，芯片行业的关注点从单纯的计算频率转向了如何提高每瓦性能和能效。英特尔在这方面的创新，极大地推动了半导体产品从性能到能效的全面提升。
随着摩尔定律进入第七个十年，人工智能推动计算平台从通用处理器（CPU）向领域专用加速器（GPU 和 ASIC）转变，晶体管架构也将迎来新变革。
全栅（GAA）晶体管有望取代 FinFET，因其在给定占位面积内可提供增强的驱动电流和 / 或更低的电容、卓越的短通道效应和更高的封装密度。
未来，堆叠式 GAA 架构可能成为主流，N/P 晶体管相互堆叠形成更紧凑、单片式 3D 计算单元，进一步提升芯片性能和集成度。
然而，目前 2D 过渡金属硫族化物（TMD）薄膜作为进一步缩小有效沟道长度（Leff）的通道材料仍处于研究阶段，面临诸多问题待解决，如材料生长的均匀性、与现有工艺的兼容性以及电学性能的稳定性等。但一旦取得突破，将为晶体管的进一步微缩和性能提升开辟新路径。
● 人工智能与计算平台的转变
当前，传统的通用处理器（CPU）正逐渐被领域专用加速器（如GPU和ASIC）所取代。AI对计算能力的需求，特别是深度学习和大规模数据分析，要求芯片具备超高的并行处理能力和更低的功耗。
因此，半导体行业正向着更为专用化、高效能的方向发展。未来，集成度更高、计算密度更强的AI芯片将成为主流。
● 新型晶体管架构：GAA（全栅极晶体管）
随着晶体管微缩的极限逐渐接近，新的晶体管架构成为未来发展的关键。GAA（全栅极晶体管）被认为是继FinFET之后的下一代晶体管架构。
通过将栅极完全包裹在通道周围，GAA晶体管不仅能够提高驱动电流和封装密度，还能有效减少功耗。此外，堆叠式GAA结构的出现，将为未来的3D计算单元提供更强大的性能。
● 突破能源壁垒：低功耗与高效散热
目前，芯片在满足高速计算的同时，面临着能源效率和散热的巨大挑战。随着芯片系统越来越复杂，晶体管数量不断增加，功耗和散热问题变得更加突出。
塔希尔指出，AI计算的能源需求以不可持续的速度增长，突破这一“能源墙”需要研发出更高效的晶体管，并通过系统级封装（SiP）设计来优化能效。特别是在超低电压（如<300mV）下工作的晶体管，将成为未来半导体领域的重要研究方向。
● 新材料与新结构的探索
为了突破当前晶体管的物理极限，研究人员正致力于探索新材料和新结构。例如，过渡金属硫族化物（TMD）薄膜材料在芯片微缩方面的潜力已引起广泛关注。
随着材料科学和纳米技术的进步，未来可能会出现新的半导体材料和结构，进一步推动半导体技术的发展。
全球人工智能计算的能源需求呈不可持续增长态势，随着芯片向基于芯片的系统级封装（SiP）设计过渡，采用 3D 堆叠芯片且每个封装有数千亿个晶体管，散热将超出当前材料和架构极限。
为突破 “能源墙”，行业需集中精力开发能在超低 Vdd（< 300mV）下工作的新型晶体管以提高能源效率。
如隧道场效应晶体管（TFET）、负电容场效应晶体管（NC - FET）和铁电场效应晶体管（FE - FET）等已被提出，但都面临重大障碍。例如，TFET 的开态电流较低，NC - FET 的稳定性和可靠性有待提高，FE - FET 的工艺复杂性较高等。
这需要深入探索新材料和新结构，同时设备、电路和系统社区之间需开展强有力的合作。
在新材料探索方面，可能包括新型半导体材料、高导热率的散热材料等；新结构研究则可能涉及更优化的晶体管内部结构设计、更高效的 3D 芯片堆叠结构等，以实现从晶体管层面到整个芯片系统的能源效率提升，满足人工智能及未来计算需求的快速发展。
半导体行业正站在一个新的十字路口。从过去的晶体管微缩、每瓦性能提升，到现在面临的AI计算、低功耗与高效散热的挑战，半导体技术的创新道路充满了未知与可能。
通过全新的晶体管架构、新材料的探索以及系统级封装设计的应用，未来的半导体技术将迎来新的突破。我们应关注技术进步背后的核心要素，洞察行业的长期趋势，以便为行业的下一个创新高峰做好准备。
半导体行业不仅要应对性能提升的挑战，还必须面对日益增长的能源需求。创新的晶体管设计与更高效的能效管理将是半导体产业可持续发展的关键。
